[发明专利]半导体装置、接收器、发送器、收发器和通信系统

权利要求书

1.一种半导体装置，包括：

时钟和数据恢复单元，接收信号输入至所述时钟和数据恢复单元，并且所述时钟和数据恢复单元基于操作时钟信号从所述接收信号提取时钟信号和数据信号；

频率误差调整单元，所述频率误差调整单元产生频率误差信号，所述频率误差信号指示在从所述接收信号提取的所述时钟信号与所述操作时钟信号之间的频率误差；

频率误差信号存储单元，所述频率误差信号存储单元存储所述频率误差信号；

操作时钟产生单元，所述操作时钟产生单元基于所述频率误差信号控制所述操作时钟信号的频率；以及

SSCG单元，所述SSCG单元基于存储在所述频率误差信号存储单元中的所述频率误差信号的值通过扩展所述操作时钟信号的频谱来变化由所述操作时钟产生单元产生的所述操作时钟信号。

2.根据权利要求1所述的半导体装置，其中，所述频率误差信号存储单元包括非易失性存储器并且将所述频率误差信号存储在所述非易失性存储器中。

3.根据权利要求1所述的半导体装置，进一步包括串并转换器，所述串并转换器通过所述时钟和数据恢复单元将从所述接收信号串行地提取的所述数据信号转换成并行数据信号。

4.根据权利要求1所述的半导体装置，进一步包括频率误差信号更新控制单元，所述频率误差信号更新控制单元获得所述频率误差信号的在预定时间段期间的最大值和最小值，并且当在所述最大值和所述最小值之间的差值小于预定值时所述频率误差信号更新控制单元将所述频率误差信号存储在所述频率误差信号存储单元中。

5.根据权利要求1所述的半导体装置，其中，

获得所述频率误差信号的在预定时间段期间的最大值、最小值和平均值，并且将所述平均值存储在所述频率误差信号存储单元中，以及

其中，当在所述最大值和所述最小值之间的差值等于或者小于预定值时，所述SSCG单元基于所述频率误差信号存储单元中存储的所述平均值而不是基于所述频率误差信号存储单元中存储的所述频率误差信号来扩展由所述操作时钟产生单元所产生的所述操作时钟信号的频谱，以及当在所述最大值和所述最小值之间的差值大于所述预定值时，所述SSCG单元并不扩展由所述操作时钟产生单元所产生的所述操作时钟信号的频谱。

6.根据权利要求1所述的半导体装置，具有频率误差信号存储模式，在所述频率误差信号存储模式下控制所述频率误差信号存储单元以允许对其写入。

7.根据权利要求1所述的半导体装置，其中，所述时钟和数据恢复单元、所述频率误差调整单元、所述频率误差信号存储单元、所述SSCG单元、以及所述操作时钟产生单元形成在相同的半导体衬底之上。

8.根据权利要求1所述的半导体装置，进一步包括发送单元，所述发送单元与所述操作时钟信号同步地串行输出数据。

9.根据权利要求8所述的半导体装置，进一步包括串行化器，所述串行化器通过与所述操作时钟信号同步地转换待输出的数据信号来产生发送信号。

10.根据权利要求1所述的半导体装置，其中，发送和接收所述接收信号符合串行ATA标准。

11.一种接收器，包括根据权利要求1所述的半导体装置。

12.一种发送器，包括根据权利要求1所述的半导体装置。

13.一种收发器，包括根据权利要求1所述的半导体装置。

14.一种通信系统，包括第一收发器和第二收发器，所述第一收发器和所述第二收发器均能够产生操作时钟信号、与所述操作时钟信号同步地发送数据、以及与发送源处使用的操作时钟信号同步地从所述发送源发送的接收信号提取数据，

其中，所述第一收发器和所述第二收发器的每个收发器具有SSCG功能，所述SSCG功能可以通过扩展所述操作时钟信号的频谱变化发送所述数据中使用的所述操作时钟信号，

其中，所述第二收发器接收从所述第一收发器的SSCG功能关闭的所述第一收发器发送的信号，所述第二收发器具有频率误差校正模式，在所述频率误差校正模式下，基于从所述第一收发器接收的所述信号和所述第二收发器的所述操作时钟信号来确定在所述第一收发器的所述操作时钟信号和所述第二收发器的所述操作时钟之间的频率误差，并且在所述频率误差校正模式下，基于所确定的频率误差校正所述第二收发器的所述操作时钟信号的所述频率，以及

其中，当基于从所述第一收发器接收的所述信号确定所述第一收发器的所述SSCG功能开启时，所述第二收发器执行抑制所述第二收发器的所述SSCG功能的通信，并且其中当基于从所述第一收发器接收的所述信号确定所述第一收发器的所述SSCG功能关闭时，所述第二收发器取消所述第二收发器的所述SSCG功能的抑制，并且基于在所述频率误差校正模式下校正的所述操作时钟信号来执行通信。