[发明专利]PCIe接口的传输报文数据方法、桥接模块、读取模块和系统

说明书

技术领域

本发明涉及计算机领域，更具体地说，涉及PCIe接口的传输报文数据方法、桥接模块、读取模块和系统。

背景技术

PCIe接口是X86CPU和其他器件进行互联的重要接口，通过桥接模块可以完成如XAUI接口等高速接口与PCIe接口的转换。

如图1所示，在通过桥接模块进行XAUI接口和PCIe接口的转换过程中，桥接模块接收XAUI接口的报文数据后，需要执行以下3个操作：

S11、分配给该报文数据一个CPU内存缓存块，通过PCIe接口将该报文数据写入该CPU内存缓存块；

S12、构造包含该CPU内存缓存块的首地址的包描述符，并通过PCIe接口将该包描述符写入CPU中的接收队列中；

S13、将所述接收队列的写指针通过PCIe接口写入CPU内存中指定的指针空间。

此外，在CPU获取报文数据时，在所述指定位置得到写指针，然后根据写指针读取CPU接收队列中的包描述符即可得到报文数据在CPU内存缓存块中的首地址，从而可以读取所需的报文数据。

PCIe接口桥接模块一般会采用FPGA器件来实现，假定所用FPGA器件的PCIe接口所能提供的最大有效带宽为Gen1*4模式，即，2.5G*4*0.8=8Gbps，当需要桥接模块提供更大的带宽以连接高带宽设备时，比如，与XAUI接口连接时，由于一个所能提供的有效带宽小于一个所需要的带宽，为了提高PCIe接口的带宽，现有技术一般是通过选用高端的FPGA器件来实现的，如选择可以支持PCIe Gen1*8或PCIe Gen2*4的FPGA器件，但是选用高端的FPGA器件来实现提高PCIe接口的带宽的方式缺点是成本较高。

发明内容

有鉴于此，本申请提供了PCIe接口的传输报文数据方法、桥接模块、读取模块和系统。

本申请是这样实现的：

在本申请的一方面，提供了一种多路PCIe接口传输报文数据方法，其特征在于，包括：

为每个PCIe接口在CPU内存中设置对应的指针空间；

将接收队列的写指针通过PCIe接口写入指针空间，具体为：

分别通过每个PCIe接口，将所述写指针写入与每个PCIe接口对应的指针空间。

在本申请的另一方面，还提供了一种多路PCIe接口传输报文数据方法，其特征在于，包括：判断每个PCIe接口在CPU内存中对应的指针空间中的写指针是否相同；

若相同：

则读取所述写指针，根据所述写指针读取相应接收队列里的包描述符，根据所述包描述符得到报文数据在CPU内存缓存块中的首地址，并根据所述首地址获取所需的报文数据；

否则：

暂停读取所述写指针。

在本申请的另一方面，还提供了一种PCIe接口桥接模块，其特征在于，包括：多路PCIe接口；

指针空间设置单元，用于为每个PCIe接口在CPU内存中设置对应的指针空间；

指针空间写入单元，用于将接收队列的写指针通过PCIe接口写入指针空间，包括：

分别通过每个PCIe接口，将所述写指针写入与每个PCIe接口对应的指针空间。

优选的，在本申请中，所述多路包括两路PCIe接口。

在本申请的另一方面，还提供了一种多路PCIe接口传输报文数据读取模块，其特征在于，包括：

指针判断单元，用于判断每个PCIe接口在CPU内存中对应的指针空间中的写指针是否相同；

指针读取控制单元，用于

当每个指针空间中的写指针相同时，读取所述写指针，根据所述写指针包描述符得到报文数据在CPU内存缓存块中的首地址，并根据所述首地址获取所需的报文数据；

当每个指针空间中的写指针不相同时，暂停读取所述写指针。

优选的，在本申请中，所述多个指针空间包括两个指针空间。

优选的，在本申请中，所述传输报文数据读取模块设于CPU中。

在本申请的另一方面，还提供了一种PCIe接口传输报文数据传输系统，其特征在于，包括：桥接模块和传输报文数据读取模块；

所述桥接模块包括：

多路PCIe接口；

指针空间设置单元，用于为每个PCIe接口在CPU内存中设置对应的指针空间；

指针空间写入单元，用于将接收队列的写指针通过PCIe接口写入指针空间，包括：

分别通过每个PCIe接口，将所述写指针写入与每个PCIe接口对应的指针空间；