[发明专利]鳍型场效应晶体管的制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍型场效应晶体管的制造方法。

背景技术

随着MOSFET（金属氧化物场效应晶体管）沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响性能的主导因素，这种现象统称为短沟道效应。短沟道效应导致器件的电学性能恶化，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。

为了改善短沟道效应，业界的主导思路是改进传统的平面型器件技术，想办法减小沟道区的厚度，消除沟道中耗尽层底部的中性层，让沟道中的耗尽层能够填满整个沟道区—这便是所谓的全耗尽型（Fully Depleted：FD）器件，而传统的平面型器件则属于部分耗尽型（Partialiy Depleted：PD）器件。

不过，要制造出全耗尽型器件，要求沟道处的硅层厚度极薄。传统的制造工艺，特别是传统基于体硅的制造工艺很难造出符合要求的结构或造价昂贵，即便对新兴的SOI（绝缘体上硅）工艺而言，沟道硅层的厚度也很难控制在较薄的水平。围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构。

立体型器件结构（有的材料中也称为垂直型器件）指的是器件的源漏区和栅极的横截面并不位于同一平面内的技术，实质属FinFET（鳍型场效应晶体管）结构。

转向立体型器件结构之后，由于沟道区不再包含在体硅或SOI中，而是从这些结构中独立出来，因此，采取蚀刻等方式可能制作出厚度极薄的全耗尽型沟道。

当前，已提出的立体型半导体器件如图16所示，所述半导体器件包括：半导体基体020，所述半导体基体020位于绝缘层010上；源漏区030，所述源漏区030接于所述半导体基体020中相对的第一侧面022；栅极040，所述栅极040位于所述半导体基体020中与所述第一侧面022相邻的第二侧面024上（图中未示出所述栅极040及所述半导体基体020间夹有的栅介质层和功函数金属层）。其中，为减小源漏区电阻，所述源漏区030的边缘部分可被扩展，即，所述源漏区030的宽度（沿xx’方向）大于所述半导体基体020的厚度。立体型半导体结构有望应用22nm技术节点及其以下，随着器件尺寸进一步缩小，立体型半导体器件的短沟道效应也将成为影响器件性能的一大因素。

为了减小器件的短沟道效应，以及减小栅极漏电流，平面器件中引入了高k栅介质和金属栅的工艺，例如，使用后栅工艺来制作高k栅介质和金属栅。为了抑制鳍型场效应晶体管的类似问题，需要将高k栅介质和金属栅的工艺集成到鳍型场效应晶体管制造流程中。另外，平面器件中使用应变的源漏区来向沟道区施加应力以便增加沟道区载流子的迁移率。

发明内容

本发明的目的在于提供一种鳍型场效应晶体管的制造方法，可以将高k栅介质和金属栅集成到鳍型场效应晶体管中，提升半导体器件的性能。另外，本发明的目的还在于在鳍型场效应晶体管中提供具有应力的应变的源漏区。

根据本发明的一个方面，提供一种鳍型场效应晶体管的制造方法，其包括以下步骤：

步骤S101，提供SOI衬底，该SOI衬底包括基底层，BOX层和SOI层；

步骤S102，由SOI层形成鳍结构基体；

步骤S103，在鳍结构基体的两侧形成源漏区；

步骤S104，由鳍结构基体形成位于源漏区之间的鳍结构；

步骤S105，横跨所述鳍结构形成栅堆叠。

本发明提供的鳍型场效应晶体管的制造方法中，先形成源漏区，后形成鳍片，可以将高k栅介质层和金属栅极集成到鳍型场效应晶体管中，减小器件的短沟道效应，进而有助于提高半导体器件的性能。另外，取决于器件类型而形成的应变的源漏区根据器件类型可以向鳍片施加不同的应力，从而增加沟道载流子的迁移率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。

下列各剖视图均为沿对应的俯视图中给出的剖线（AA’或11”）切割已形成的结构后获得。

图1为根据本发明的鳍型场效应晶体管的制造方法的实施方式的流程图；

图2所示为本发明鳍型场效应晶体管的制造方法具体实施例中所使用的衬底的剖视结构示意图；

图3所示为本发明鳍型场效应晶体管的制造方法具体实施例中在衬底上形成为制造鳍型场效应晶体管所需的各材料层后的剖视结构示意图；

图4是对图3示出的半导体结构进行刻蚀后的剖视结构示意图；