[发明专利]存储器系统和用于记录/再现其数据的方法

说明书

技术领域

本公开的实施例涉及一种能够检测并校正存储在闪速存储器中的数据的错误的存储器系统及其记录/再现数据的方法。

背景技术

闪速存储器(flash memory)是一种如下的非易失性存储器，即，所述非易失性存储器具有不需要用于维持存储器芯片内部中的信息的电能。另外，尽管没有如在PC中用作主存储器的DRAM一样快，但是与硬盘相比时，闪速存储器具有更快的读取速度并且耐冲击性更强。由于这些特征，闪速存储器正被广泛使用为通过电池操作的装置中的存储设备。闪速存储器设备的另一特征是闪速存储器设备几乎不被物理手段所破坏，如闪速存储器设备能够承受强大的压力和沸水。

闪速存储器是指能够在其里面电擦除并重新写入数据的非易失性计算机存储器设备。与电可擦可编程只读存储器(EEPROM)不同的是，闪速存储器能够以块单位擦除并写入数据。当与EEPROM相比时，闪速存储器设备具有更低的成本，从而当需要非易失性且固态的大容量存储器时主要被使用。

作为使用中的闪速存储器设备的典型示例，可包括数字音乐播放器、数码相机或手持电话装置。USB驱动被用于使用存储一般数据和在计算机之间移动数据的各种场合，并在此时闪速存储器设备被使用。

另外，闪速存储器被划分为(主)数据被存储的数据区域和作为辅助的基本信息被存储的备用区域。备用区域一般设置有在其中存储诸如纠错码(在下文中称为ECC)、关于坏块的信息和与文件系统相关的数据的基本信息。

图1A至图1C是用于描述闪速存储器的操作的示图。

通常，通过擦除、写入或编程、读取三个操作来操作闪速存储器。

闪速存储器的擦除操作以块的单位执行，并指示将单元(cell)从0改变为1。如图1A中所示，为了执行擦除操作，20V的电压被施加到基底(12)，在浮置栅极的电子通过F-N隧穿效应朝向其下部方向移动(14)。

闪速存储器的写入(即，编程)操作指示以字节或页(page)单位执行时，将单元从1改变为0。如图1B中所示，当19V的电压被施加到每个单元的栅极时(16)，电子沿着朝向浮置栅极的方向移动(18)。在此时，单元的状态变成OFF Tr状态，并因此变成Vt(+)状态。写入操作并不是通过单次完成，而是在多个阶段中通过增加电压值来执行期望的数据的编程。

如图1C中所示，闪速存储器的读取操作是指配置为检查单元的状态是ON Tr还是OFF Tr，并将数据输出为1或0的操作(20)。闪速存储器中的单元被施加有以擦除、写入和读取的顺序增加的影响(stress)，当特定程度的影响被施加之后，闪速存储器达到闪速存储器不可再使用的程度，并被称为闪速存储器的耗尽(WEAR-OUT)状态。

同时，闪速存储器由于其独特特征，可在其中发生比特错误，所以需要检测并纠正错误。为此，使用纠错码(ECC)。当数据被记录到闪速存储器中或从闪速存储器中被读取(再现)时，通过使用特定ECC算法产生关于将被记录的数据的ECC或关于已被读取的数据的ECC，并通过使用产生的ECC执行写入(记录)和读取(再现)操作。

这里，如果数据0xff记录在闪速存储器的数据区域上，则由于闪速存储器的独特特征，所以可对闪速存储器进行重新写入，而不是必需擦除记录的0xff，但是如果针对数据0xff产生的ECC不是0xff ECC，则为了对闪速存储器执行重新写入，需要擦除相应的块。然而，针对闪速存储器的频繁的“擦除”操作降低闪速存储器的寿命和闪速存储器的记录性能。

发明内容

因此，本公开的一方面在于提供一种能够通过减少对于闪速存储器的擦除操作的次数来延长闪速存储器的寿命的同时提高闪速存储器的记录性能的存储器系统，以及用于记录/再现所述存储器系统的数据的方法。

本公开的另一方面在于提供一种通过添加与ECC算法类型无关的相对简单的操作处理，能够产生针对数据0xff的0xff ECC的存储器系统，以及用于记录/再现所述存储器系统的数据的方法。

在以下的描述中将部分描述本公开的另一方面，从描述中本公开的另一方面的部分将是显然的，或可通过本公开的实施而得知本公开的另一方面。