[发明专利]一种基于体硅材料的无结硅纳米线晶体管及其制备方法

说明书

技术领域

本发明涉及半导体器件制作技术领域，具体涉及一种基于体硅材料的无结硅纳米线晶体管及其制备方法。

背景技术

随着集成电路制造技术的不断进步，当前金属-氧化物-半导体场效应晶体管(MOSFET)技术节点已进入22nm，器件物理栅长已经小于20nm。伴随器件尺寸持续缩小，其面临的首要问题便是受短沟道效应的影响日益严重。

硅纳米线晶体管因能从多个方向控制沟道，能有效抑制短沟道效应，因此有望解决受短沟道效应的影响日益严重的问题，使器件尺寸能够得以继续减小。但对于传统的反型模式场效应晶体管，沟道区与源漏区掺杂类型不同，当器件栅长减小到10nm量级时，要在沟道两端几个纳米内实现掺杂浓度以及掺杂类型的突变，要实现非常高的掺杂浓度梯度，给离子注入工艺及其后的退火带来了巨大挑战，整个器件制备工艺热预算低，器件制备成本高，难度大。

随着半导体工艺的不断进步，MOSFET的沟道硅厚度已能实现10nm甚至更小，无结(Junctionless)硅纳米线晶体管越来越成为研究的热点。无结硅纳米线晶体管沟道区与源漏区均实现统一重掺杂，能够通过沟道区的全耗尽实现器件的关断，能实现很高的电流开关比。其器件工艺制备不存在高的掺杂浓度梯度的问题，且器件制备工艺与传统体硅CMOS工艺兼容，器件制备工艺简单，在降低工艺成本的同时能实现更小尺寸的场效应晶体管。目前诸多研究组已在绝缘体上的硅(SOI)衬底上成功实现无结硅纳米线晶体管，能得到与传统反型模式场效应晶体管相比拟甚至更好的性能，非常具有研究价值，但基于体硅的无结硅纳米线晶体管尚未见报道。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种基于体硅材料的无结硅纳米线晶体管及其制备方法，以在体硅衬底上实现无结硅纳米线晶体管。

(二)技术方案

为达到上述目的，本发明提供了一种基于体硅材料的无结硅纳米线晶体管，包括：

一体硅衬底；

一第一掺杂层，该第一掺杂层通过离子注入形成于该体硅衬底的上部，且该第一掺杂层的掺杂类型是P型或N型；

一第二掺杂层，该第二掺杂层通过离子注入形成于该体硅衬底的上部，且位于该第一掺杂层之上，该第二掺杂层的掺杂类型与该第一掺杂层的掺杂类型相反；

一源区、一漏区和一硅纳米线，该源区、漏区和硅纳米线制作于该第二掺杂层上；

一绝缘介质层，该绝缘介质层制作于该硅纳米线以及源区、漏区的表面；

一多晶硅栅条，该多晶硅栅条制作于该源区与漏区之间，并完全包裹该硅纳米线；

一漏电极，该漏电极制作于该漏区上；

一源电极，该源电极制作于该源区上；以及

一栅电极，该栅电极制作于该多晶硅栅条上。

为达到上述目的，本发明还提供了一种基于体硅材料的无结硅纳米线晶体管的制备方法，包括：

步骤1：从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为N型或P型，然后进行快速热退火处理；

步骤2：再次从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为P型或N型，然后进行快速热退火处理；

步骤3：采用低压化学气相沉积在体硅衬底表面覆盖一层氮化硅硬掩膜；

步骤4：通过光刻和氮化硅刻蚀，在体硅衬底表面定义出源漏区，并露出沟道区硅；

步骤5：通过热氧化，在露出的沟道硅表面生成SiO₂，源区和漏区在氮化硅硬掩膜的阻挡下未被氧化，氧化消耗沟道表面的硅，漂除氧化生成的SiO₂，形成源区、沟道区、漏区的凹状结构；

步骤6：通过电子束光刻和硅电感耦合等离子体(ICP)刻蚀定义出沟道区硅纳米线；

步骤7：通过热氧化，在硅纳米线表面生成SiO₂，热氧化对硅的消耗使硅纳米线的横截面尺寸减小；

步骤8：采用磷酸溶液去除硅片表面氮化硅硬掩膜；

步骤9：通过热氧化或化学气相沉积在源区、漏区和硅纳米线的表面生长绝缘介质层；

步骤10：通过化学气相沉积在绝缘介质层上覆盖多晶硅栅层；

步骤11：通过光刻和刻蚀在导电材料层上定义出多晶硅栅条；

步骤12：在源区、漏区和多晶硅栅条上分别制作源电极、漏电极和栅电极，完成器件的制备。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：