[发明专利]一种改善超级结深沟槽外延层平坦化的方法

说明书

技术领域

本发明属于半导体集成电路中半导体工艺方法，具体涉及一种改善超级结深沟槽外延层平坦化的方法。

背景技术

在现今的半导体技术中，深沟槽结构应用较为广泛。如作为隔绝结构以隔绝不同操作电压的电子器件，及应用于超级结结构半导体器件中作为P-N结通过耗尽态的电荷平衡达到高击穿电压性能等。对于后者超级结金属氧化物半导体场效应晶体管（超级结MOS晶体管）的制造过程中刻蚀和填充深沟槽的方法，是在n+型硅衬底上生长一层n-型外延层（单晶硅），然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅选择性填充该深沟槽，最后用化学机械研磨（CMP）工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，效果不变。如图10所示，传统方法的流程主要包括如下步骤：1.在硅衬底上沉积一层氧化膜和/或氮化膜；2.干法刻蚀深沟槽；3.硅选择性外延沉积深沟槽；4.化学机械研磨去除位于氧化膜和/或氮化膜上方的硅外延。

上述方法中，选择性填充深沟槽完成后会导致较高的表面断差（step height），大约为3微米左右，相应的研磨时间会较长，研磨垫的温度会异常升高，位于研磨垫上的残留物会急剧增多，如果在后续的化学机械研磨的制程中无法有效去除处于凹槽中的研磨液残留物，就会导致该残留物作为一个阻挡层（hard-mask），无法有效完成硅外延化学机械平坦化，如图12(A)所示(由于深宽比较大，研磨液会残留在选择性外延填充完后形成的凹槽中，并作为阻挡层阻止外延层被有效去除)。

发明内容

本发明解决的技术问题是提供一种改善超级结深沟槽外延层平坦化的方法，以达到能够有效去除位于阻挡层上方的外延层的目的，以有效改善超级结外延层平坦化效果。

为解决上述技术问题，本发明提供一种改善超级结深沟槽外延层平坦化的方法，包括如下步骤：

1）在硅片表面淀积氧化膜和/或氮化膜作为阻挡层；

2）在硅片上刻蚀深沟槽；

3）用单晶硅或多晶硅填充所述深沟槽；

4）采用化学机械研磨工艺对硅片表面进行平坦化处理，该步化学机械研磨分为三步骤：步骤A，通过化学机械研磨的方式将位于阻挡层上方的外延层研磨去除一半，化学机械研磨的残留物覆盖在凹槽中；步骤B，在研磨至一半的研磨量之后，将研磨头升起，并使用大量的处于常温的去离子水冲洗硅片以及研磨垫，将位于凹槽中的化学机械研磨的残留物去除；步骤C，将位于阻挡层上方的外延层全部研磨去除。

进一步地，步骤1）中，所述的阻挡层的厚度为1000~5000埃，其所用淀积工艺为LPCVD(低压化学气相沉积)工艺、或PECVD(等离子增强化学气相沉积)工艺。

进一步地，步骤2）具体为：淀积光刻胶，通过曝光和显影后，将阻挡层刻蚀；然后去除光刻胶，采用阻挡层干法刻蚀深沟槽。

进一步地，步骤2）中，所述将阻挡层刻蚀的刻蚀宽度为1～100μm，刻蚀深度为硅损失小于100埃；所述深沟槽的深度为10～100μm，宽度为1～100μm。

进一步地，步骤3）中，所述深沟槽的填充采用单晶硅外延生长工艺；或者所述深沟槽的填充采用LPCVD工艺淀积多晶硅；或者所述深沟槽的填充是先在硅片表面外延生长一层单晶硅，再以LPCVD工艺填充多晶硅。

进一步地，步骤3）中，采用单晶硅或多晶硅选择性外延填充深沟槽，填充的外延层的高度高于阻挡层的高度有2～5μm。

进一步地，步骤4）的步骤B中，所述使用大量的处于常温的去离子水冲洗硅片以及研磨垫的冲洗时间为10～100秒，去离子水的流量为500～2000毫升/分钟。

进一步地，步骤4）的步骤C中，至少将所述填充深沟槽的硅外延层研磨至与所述阻挡层的上表面齐平，所述填充深沟槽的硅外延层的上表面等于或低于所述阻挡层的上表面。

和现有技术相比，本发明具有以下有益效果：本发明使用了一种新型的化学研磨方法，即在研磨至一半的研磨量之后（half polish amount），将研磨头升起（polish head），并使用大量的处于常温的去离子水冲洗硅片以及研磨淀，这样可以有效降低研磨垫的温度，同时改善硅片和研磨垫表面的颗粒情况，以达到能够有效去除位于阻挡层上方的外延层的目的，以有效改善超级结外延层平坦化效果。该方法工艺简单，便于实现，效果明显。

附图说明

图1是本发明方法中硅衬底的示意图；

图2是本发明方法中在硅衬底上生长阻挡层的示意图；