[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及半导体器件的制作技术，特别涉及一种半导体器件的制作方法。

背景技术

目前，存储器件包括外围电路区和单元阵列区，一般采用自对准双图案（SADP，Self-Aligned Double Patterning）技术，形成存储器件的单元阵列区。而且单元阵列区先于外围电路区制作完成，但是制作过程比较复杂，需要在多层沉积膜表面依次沉积不定性碳膜（APF）、介质抗反射层（DARC）、APF、DARC、底部抗反射层以及光阻胶层等，先后制作单元阵列区和外围电路区，多层沉积膜在半导体衬底上依次包括栅氧化层（GOX）、多晶硅层（poly）、氮化硅层（SiN）和衬垫氧化层（OX）。现有的制作技术是比较复杂的，实现起来生产效率较低。

发明内容

有鉴于此，本发明提供一种半导体器件的制作方法，使工艺简单化。

本发明的技术方案是这样实现的：

一种半导体器件的制作方法，所述半导体器件包括外围电路区和单元阵列区，该方法包括：

预先提供一具有多层沉积膜的半导体衬底，在所述沉积膜表面依次形成第一底部抗反射层和第一图案化的光阻胶层，所述第一图案化的光阻胶层定义外围电路的有源区；

以所述第一图案化的光阻胶层为掩膜，刻蚀半导体衬底至预定深度形成沟槽；

去除第一底部抗反射层和第一图案化的光阻胶层后，在沟槽内及沉积膜的表面沉积第一氧化层；

在所述第一氧化层的表面依次形成不定性碳膜APF、介质抗反射层、第二底部抗反射层和第二图案化的光阻胶层，所述第二图案化的光阻胶层定义单元阵列的有源区；

以所述第二图案化的光阻胶层为掩膜，刻蚀APF；

采用自对准双图案方法以APF作为牺牲层，形成具有预定宽度的氧化线；

涂布第三光阻胶层或者第三底部抗反射层以覆盖氧化线，并回刻第三光阻胶层或者第三底部抗反射层显露出氧化线的上表面；

刻蚀氧化线至半导体衬底预定深度。

所述自对准双图案方法为：

在APF表面以及第一氧化层表面沉积第二氧化层；

对第二氧化层进行各向异性刻蚀，形成位于APF侧壁的氧化线后，去除APF。

所述第二氧化层采用原子层沉积方法形成。

所述多层沉积膜在半导体衬底上依次包括栅氧化层、多晶硅层、氮化硅层和衬垫氧化层。

所述氧化线的个数为多个，依次排列而成。

所述第一氧化层的沉积采用高密度等离子体化学气相沉积方法，或者深高宽比的亚大气压制程化学气相沉积方法。

所述介质抗反射层为含硅的氧化物。

所述第二氧化层的厚度为所形成的氧化线的宽度。

从上述方案可以看出，本发明先制作外围电路的有源区，再采用SADP技术制作单元阵列的有源区，不需要像现有技术那样沉积很多层复杂的膜，实现起来比较简单。而且，本发明在制作单元阵列的有源区时，涂布第三光阻胶层或者第三底部抗反射层以覆盖氧化线，并回刻第三光阻胶层或者第三底部抗反射层显露出氧化线的上表面；刻蚀氧化线至半导体衬底预定深度。正是由于上述刻蚀掩埋在第三光阻胶层或者第三底部抗反射层中的氧化线，因此刻蚀氧化线的尺寸更准确，最终得到的每个隔离区域尺寸更趋于相同。

附图说明

图1为本发明半导体器件的制作方法流程示意图。

图2a至2i为本发明具体实施例半导体器件的制作过程剖面示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

本发明半导体器件的制作方法流程示意图如图1所示，其包括以下步骤，下面结合图2a至图2i进行说明。

步骤11、请参阅图2a，预先提供一具有多层沉积膜的半导体衬底100，在所述沉积膜表面依次形成第一底部抗反射层101和第一图案化的光阻胶层102，所述第一图案化的光阻胶层102定义外围电路的有源区；

其中，多层沉积膜在半导体衬底上依次包括栅氧化层（GOX）、多晶硅层（poly）、氮化硅层（SiN）和衬垫氧化层（OX）。

步骤12、请参阅图2b，以所述第一图案化的光阻胶层102为掩膜，刻蚀半导体衬底100至预定深度形成沟槽；

实际上在该区域会形成多个沟槽，为清楚说明本发明，图2b只示意出部分沟槽的剖面图。

一般地，在该步骤中刻蚀半导体衬底的深度为3000埃。