[发明专利]一种在芯片高速测试中配置参数的装置及其方法

权利要求书

1.一种在芯片高速测试中配置参数的装置，其特征在于：包括

复数个待测的芯片内部工作电路，所述各芯片内部工作电路为工作于不同频率的工作电路，是要测试的目标电路；所述各芯片内部工作电路的输入端均对应连接有一分频电路；所述各分频电路的输入端均对应连接有一分频电路配置寄存器，所述各分频电路配置寄存器之间相互连接；

PLL配置寄存器，与所述各分频电路配置寄存器中的首部的分频电路配置寄存器连接；

PLL锁相环电路，与所述PLL配置寄存器连接，且将输入的时钟频率进行锁定后，给所述各分频电路供给锁定后的时钟频率；

扫描时钟输入引脚，分别与所述PLL配置寄存器、各分频电路配置寄存器相连接，给所述分频电路配置寄存器和PLL配置寄存器输入时钟频率；

扫描数据流输入引脚，与所述PLL配置寄存器连接，给PLL配置寄存器输入扫描数据；

以及扫描开关引脚，分别与所述PLL配置寄存器、各分频电路配置寄存器相连接，用于控制是否开始对各芯片内部工作电路进行测试。

2.根据权利要求1所述的一种在芯片高速测试中配置参数的装置，其特征在于：所述PLL配置寄存器存储有PLL锁相环电路将扫描时钟输入引脚输入的时钟频率锁定后输出多少时钟频率值的PLL配置数据，各分频电路配置寄存器存储有对应的分频电路需要被分频到的期望的工作时钟频率值的配置数据。

3.根据权利要求1所述的一种在芯片高速测试中配置参数的装置，其特征在于：所述PLL配置寄存器和各分频电路配置寄存器被串联形成一扫描链，在所述扫描开关引脚为开启状态时，能随着扫描时钟频率从左至右对扫描数据进行平移，且每个时钟频率周期扫描数据平移一个比特。

4.一种在芯片高速测试中配置参数的方法，其特征在于，包括如下步骤：

步骤1、将芯片的各个芯片内部工作电路的输入端均对应连接一分频电路，在各分频电路的输入端均对应连接一分频电路配置寄存器，且将各分频电路配置寄存器之间进行相互连接；

步骤2、在各分频电路配置寄存器中的头部第一个分频电路配置寄存器上连接一PLL配置寄存器，并在PLL配置寄存器下设置一PLL锁相环电路；

步骤3、根据各个芯片内部工作电路所最终期望的工作时钟频率，得到各分频电路需要被分频到的期望的工作时钟频率值对应的配置数据以及PLL锁相环电路将输入的初始时钟频率锁定后输出多少时钟频率值的PLL配置数据，并将各分频电路对应的配置数据存储到对应的分频电路配置寄存器上，将PLL配置数据存储到PLL配置寄存器；

步骤4、PLL配置寄存器和各分频电路配置寄存器串联形成一扫描链，并在该扫描链中将各分频电路对应的配置数据和PLL配置数据进行排列；

步骤5、计算扫描链中寄存器的数量；

步骤6、进行测试芯片时，在芯片的扫描时钟输入引脚输入时钟频率，在扫描数据流输入引脚输入扫描数据流，并通过芯片的扫描开关引脚控制是否开启对各芯片内部工作电路的测试；所述扫描开关引脚打开的时间长度=扫描链中寄存器的数量*扫描时钟频率的周期，达到该时间长度后，扫面开关引脚自动进入关闭状态。

5.根据权利要求4所述的一种在芯片高速测试中配置参数的方法，其特征在于：所述在扫描链中将各分频电路对应的配置数据和PLL配置数据进行排列的方式为：将最后一个分频电路对应的配置数据、倒数第二个分频电路对应的配置数据、直至头部第一个分频电路对应的配置数据从扫描链的头到尾依次进行排列，并将PLL配置数据排在头部第一个分频电路对应的配置数据的后面。

6.根据权利要求4所述的一种在芯片高速测试中配置参数的方法，其特征在于：所述步骤6具体为：

步骤61、进行测试芯片时，将扫描数据流存储到测试机台中,将芯片连接于测试机台上；

步骤62、在芯片的扫描时钟输入引脚输入时钟频率；

步骤63、开启扫描开关引脚的开关,同时开始将扫描数据流灌入扫描数据流输入引脚,各个配置数据随着扫描数据流开始在寄存器的扫描链中按照每个扫描时钟频率的周期中一个比特的速度在扫描链中平移;

步骤64、在到达所述扫描开关引脚打开的时间长度后,扫面开关引脚自动进入关闭状态;

步骤65、此时所有各配置数据已经完全进入各分频电路和PLL锁相环电路的位置,重启芯片的扫描时钟输入引脚的时钟电路后,各芯片内部工作电路就会工作在期望的工作时钟频率下。