[发明专利]移位寄存器及其驱动方法、栅极驱动装置与显示装置

说明书

技术领域

本发明涉及显示领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动装置与显示装置。

背景技术

在平板显示当中，实现一帧画面显示的基本原理是通过Source driver（源极驱动）将每一行像素所需的数据信号依次从上往下输出，Gate driver（栅极驱动）依次从上到下对每一行像素栅极输入一定宽度的方波进行选通。

在现有的生产工艺中，是将栅极驱动IC（集成电路）和源极驱动IC通过COG（Chip On Glass，将芯片固定于玻璃上）工艺bonding（绑定）在玻璃面板上。

而在现有的栅极驱动结构中，多采用第N行的输出作为第N-1行的复位信号，导致现有栅极驱动结构复杂，并且存在功耗较高的问题。

发明内容

本发明的主要目的在于提供一种移位寄存器及其驱动方法、栅极驱动装置与显示装置，从而简化栅极驱动结构，并可降低栅极驱动的功耗。

为了达到上述目的，本发明提供方案如下：

本发明实施例提供了一种移位寄存器，包括一充电单元、上拉单元、下拉单元、栅极信号输入端、直流低电平信号输入端、第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、第四时钟信号输入端以及栅极信号输出端；其中：

所述充电单元，分别与栅极信号输入端、第一时钟信号输入端、上拉单元、下拉单元连接，用于在充电阶段控制上拉节点电位为高电平；

所述上拉单元，分别与充电单元、下拉单元、第二时钟信号输入端、栅极信号输出端连接，用于在输出阶段将第二时钟信号输入端输入的高电平信号输出至栅极信号输出端；

所述下拉单元，分别与充电单元、上拉单元、直流低电平信号输入端、第三时钟信号输入端、第四时钟信号输入端连接，用于在复位阶段以及复位维持阶段控制上拉节点以及栅极信号输出端的电位为低电平。

优选的，所述充电单元包括：

第一薄膜晶体管，所述第一薄膜晶体管的源极与栅极信号输入端连接，所示第一薄膜晶体管的栅极与第一时钟信号端连接，所述第一薄膜晶体管的漏极通过上拉节点，分别与上拉单元和下拉单元连接。

优选的，所述充电单元包括：

第一薄膜晶体管以及第二薄膜晶体管，其中：

所述第一薄膜晶体管的源极与栅极信号输入端连接，所述第一薄膜晶体管的栅极与第一时钟信号输入端连接，所述第一薄膜晶体管的漏极通过上拉节点，分别与上拉单元和下拉单元连接；

所述第二薄膜晶体管的源极和栅极，与栅极信号输入端连接，所述第二薄膜晶体管的漏极通过上拉节点，分别与上拉单元和下拉单元连接。

优选的，所述上拉单元包括：

第三薄膜晶体管，所述第三薄膜晶体管的源极与第二时钟信号输入端连接，所述第三薄膜晶体管的栅极通过上拉节点，分别与充电单元以及下拉单元连接，所述第三薄膜晶体管的漏极分别与栅极信号输出端以及下拉单元连接。

优选的，所述上拉单元还包括：

存储电容，所述存储电容的第一端通过上拉节点，分别与所述第三薄膜晶体管的栅极、上拉单元以及下拉单元连接，所述存储电容的第二端分别与第三薄膜晶体管的漏极、栅极信号输出端以及下拉单元连接。

优选的，所述下拉单元包括：

第一下拉单元和第二下拉单元；其中，

所述第一下拉单元分别与所述第三时钟信号输入端、直流低电平信号输入端连接，用于在复位阶段控制上拉节点以及栅极信号输出端的电位为低电平；

所述第二下拉单元分别与所述第四时钟信号输入端、直流低电平信号输入端连接，用于在复位维持阶段控制上拉节点以及栅极信号输出端的电位为低电平。

优选的，所述第一下拉单元包括：

第四薄膜晶体管、第五薄膜晶体管；

所述第四薄膜晶体管的源极通过上拉节点，分别与充电单元、上拉单元连接，第四薄膜晶体管的栅极与第三时钟信号输入端连接，第四薄膜晶体管的漏极与直流低电平信号输入端连接；

所述第五薄膜晶体管的源极通过上拉节点，分别与上拉单元、栅极信号输出端连接，第五薄膜晶体管的栅极与第三时钟信号输入端连接，第五薄膜晶体管的漏极与直流低电平信号输入端连接。

优选的，所述第二下拉单元包括：

第六薄膜晶体管、第七薄膜晶体管；

所述第六薄膜晶体管的源极分别与上拉单元、栅极信号输出端连接，第六薄膜晶体管的栅极与第四时钟信号输入端连接，第六薄膜晶体管的漏极与直流低电平信号输入端连接；