[发明专利]一种半导体器件及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。使用从通过如蚀刻掉一部分硅层而形成的基板延伸的薄垂直“鳍片”(或鳍片结构)制造典型的FinFET。将FinFET的沟道形成在所述垂直的鳍片中，在所述鳍片的上方形成环绕栅极，并通过栅极从两侧控制沟道。另外，在FinFET的凹陷源极/漏极(S/D)部分中的，利用选择性生长应变材料可用于提高载体迁移率。

相对于现有的平面晶体管，所述FinFET器件在静电控制方面具有更加优越的性能，因此被广泛应用。常规的FinFET器件的设备中FinFET晶体管中所述鳍片都具有相同的高度。为了进一步提高FinFET器件性能，可以制备具有不同高度的鳍片，现有技术中为了获得高度不同鳍片的场效应晶体管采用下述方法：如图1所示，首先在半导体衬底10上形成氧化物层11，然后沉积半导体材料层12例如硅或者多晶硅，最后在所述半导体材料层上形成氮化硅层13以及图案化的掩膜层，蚀刻上述叠层形成开口露出所述半导体材料层，对所露出的半导体材料层进行氧化，形成二氧化硅层14，如图2所示，去除所述掩膜层，再形成鳍片掩膜层15，如图3所示，然后以鳍片掩膜层为掩膜蚀刻所述氮化物层13、半导体材料层12，如图4所示，去除所述鳍片掩膜层14，得到鳍片，如图5所示，最后形成栅极以及源漏如图6所示，在该技术方案中通过对半导体材料层进行氧化改变半导体材料层的高度，以此为基底形成高度不同的鳍片，改变所述鳍片场效应晶体管的性能以及晶体管总通道的宽度，但是在所述方法中所述鳍片的高度、所述鳍片高度和所形成的沟道宽度之比都不容易控制，影响了鳍片场效应晶体管的性能以及产品的良率。

目前所述鳍片场效应晶体管制备过程中所述鳍片高度很难控制，现有制备方法还不能很好的解决该问题，影响了所述鳍片场效应晶体管的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制备方法，包括：

提供半导体衬底，所述衬底包括依次层叠的支撑衬底、氧化物绝缘层、半导体材料层；

在所述衬底上形成第一硬掩膜层；

图案化所述第一硬掩膜层、所述半导体材料层、所述氧化物绝缘层和部分所述支撑衬底，以去除部分所述第一硬掩膜层、所述半导体材料层、所述氧化物绝缘层和所述支撑衬底，形成具有高区和低区的阶梯形衬底；

在所述高区的侧壁上形成间隙壁，以保护所述支撑衬底；

在所述低区上外延生长半导体材料层，然后剥离剩余的所述第一硬掩膜层并平坦化，以使所述低区和所述高区平齐，形成混合衬底；

在所述混合衬底上形成第二硬掩膜层；

蚀刻所述高区和所述低区，蚀刻所述高区至所述氧化物绝缘层，以形成第一鳍片，蚀刻所述低区至所述氧化物绝缘层以下，以形成与所述第一鳍片高度不同的第二鳍片。

作为优选，所述方法还包括以下步骤：

在所述第一鳍片和所述第二鳍片的侧壁上形成间隙壁，以保护所述第一鳍片和所述第二鳍片；

蚀刻去除部分所述低区的支撑衬底，以露出所述第二鳍片底部的支撑衬底；

氧化所述第二鳍片底部的支撑衬底，以形成氧化物，作为所述第二鳍片的介电层；

剥离所述第一鳍片和所述第二鳍片的侧壁上的间隙壁，以形成高度不同的鳍片。

作为优选，蚀刻所述低区至所述氧化物绝缘层的上表面以下，以形成与所述第一鳍片高度不同的第二鳍片。

作为优选，在所述第一鳍片和所述第二鳍片的侧壁上形成共形间隙壁。

作为优选，所述第一硬掩膜层为氮化物层。

作为优选，所述第一硬掩膜层为SiN层。

作为优选，所述第二硬掩膜层为SiON层、BN层或SiCN层。

作为优选，所述图案化方法为在所述第一硬掩膜层上形成图案化的掩膜，然后进行反应离子刻蚀。

作为优选，在所述高区的侧壁上形成间隙壁的方法为：