[发明专利]一种半导体器件及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能，平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出；同时又更加紧凑，提高了器件的集成度，因此在模拟电路（analog circuits）和静态存储器（SRSMs）中得到广泛应用。

随着CMOS技术的不断发展，半导体器件制备技术中已经出现多栅极结构，例如三栅极（Tri-gate）、双栅极（Dual gate）、周围栅极（gate all around,GAA）、Ω-栅极（Ω-gate）以及π-栅极（π-gate)，甚至已经出现无节点（junction-less）的晶体管，来增强器件的性能和集成度。

现有技术中在形成周围栅极（gate all around,GAA）的鳍片大都为柱形，鳍片下表面未完全用作沟道区，在增大工作电流上存在限制。

因此，虽然现有技术中存在周围栅极（gate all around,GAA）的晶体管，但是目前制备方法以及得到的晶体管的工作电流较小，同时随着尺寸的减小，集成度也受到影响，使半导体器件性能受到限制，因此需要对目前的制备方法进行改进，以消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制备方法，包括：

提供半导体衬底，所述衬底包括基底、氧化物层以及半导体材料层；

在所述衬底上形成图案化的硬掩膜层，所述硬掩膜层具有多个开口；

以所述硬掩膜层为掩膜蚀刻所述半导体材料层，以形成Σ形凹槽；

在所述凹槽中外延生长SiGe层，以形成鳍片；

去除所述硬掩膜层，以露出所述半导体材料层；

蚀刻所述半导体材料层，以露出所述鳍片。

作为优选，所述方法还包括在所述鳍片上形成周围栅极的步骤。

作为优选，所述周围栅极为高K金属栅极。

作为优选，在形成所述周围栅极之前，在所述鳍片上形成界面层。

作为优选，蚀刻去除的所述半导体材料层的厚度为5-50nm。

作为优选，所述SiGe层中Si和Ge的含量比为10:1-6:4。

作为优选，所述SiGe层中形成所述鳍片的厚度为1-5nm。

作为优选，所述SiGe层掺杂有B、P或As。

作为优选，所述掺杂浓度为1e14-8e21原子/cm³。

作为优选，湿法蚀刻所述半导体材料层，以露出所述鳍片。

作为优选，选用TMAH溶液蚀刻所述半导体材料层。

作为优选，所述TMAH溶液的质量分数为0.1%-10%。

作为优选，所述湿法蚀刻温度为25-90℃。

作为优选，所述湿法蚀刻时间为10s-1000s。

作为优选，先干法蚀刻、后湿法蚀刻所述半导体材料层，以形成Σ形凹槽。

作为优选，选用TMAH、NH₃H₂O或KOH蚀刻所述半导体材料层，以形成Σ形凹槽。

作为优选，所述鳍片为菱形鳍片。

作为优选，所述半导体器件为GAA鳍片场效应晶体管。