[发明专利]半导体器件

说明书

技术领域

本发明属于半导体技术领域，尤其涉及一种半导体器件。

背景技术

高压功率半导体器件如Trench MOS（沟槽半导体场效应管）、VDMOS、IGBT等，由于其工作频率高、开关速度快、控制效率高等特点，在电力电子领域得到越来越广泛的应用。高压功率半导体器件的阻断能力是衡量发展水平的一个重要标志，依据应用击穿电压的范围可以从25V-6000V，但是由于现代半导体工艺采用平面型终端结构，一般结深较浅、结边缘弯曲，使得器件的耐压能力降低，耐压稳定性差，器件的安全工作区域较小，器件容易被破坏。

为了改善高压半导体器件的耐压需求，通常通过改变外延浓度和厚度来实现不同的耐压需求，但实际生产中发现，当半导体器件的击穿电压提高到680V以后，再降低外延浓度或提高外延厚度，无法提高其击穿电压。

目前，常用的提高器件耐压能力和稳定性的方法还包括在器件边缘设置场限环（Field Limiting Ring，简称FLR）的方式，这种方法特别适用于电流垂直流向的器件，如Trench MOS和VDMOS等，它具有大的电流处理能力和大的电流增益。场限环结构可有效抑制器件主结边缘曲率效应引起的电场集中，从而提高耐压，并且与低压集成电路工艺兼容，便于在功率集成电路和分立高压器件中推广，另外，放置在耗尽区边缘的场限环可以作为高压探测器，驱动SPIC中的保护电路，使SPIC更加灵敏。

图1所示为现有技术中半导体器件10的俯视图，GTE环14、场限环一11、场限环二12、场限环三13以及截止环15环绕设于衬底16的边缘，其中，GTE环14的宽度为12μm，场限环一11、场限环二12和场限环三13的宽度均为5μm，截止环15的宽度为7μm，GTE环14与场限环一11的间距为24μm，场限环一11与场限环二12的间距为17μm，场限环二12与场限环三13的间距为18μm，场限环三13与截止环15的间距为18μm。经测量可知，由该参数所获得的半导体器件的击穿电压为683V，耐压较小。

发明内容

本发明解决的技术问题在于提供一种半导体器件，该半导体器件具有较高的耐压能力。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件，包括衬底以及环绕该衬底边缘设置的场限环，所述场限环包括场限环一、场限环二和场限环三，所述场限环二位于所述场限环一和场限环三之间，其中，所述场限环一和场限环二之间的间距为19~21μm，所述场限环二和场限环三之间的间距为20~23μm。

作为本发明的进一步改进，所述半导体器件还包括GTE环，所述场限环一位于所述GTE环和场限环二之间，所述GTE环的宽度为12μm。

优选的，所述GTE环与场限环一之间的间距为20~30μm。

作为本发明的进一步改进，所述半导体器件还包括截止环，所述场限环三位于所述截止环和场限环二之间，所述截止环的宽度为7μm。

优选的，所述截止环与场限环三之间的间距为20~28μm。

作为本发明的进一步改进，所述场限环一的宽度为5μm。

作为本发明的进一步改进，所述场限环二的宽度为5μm。

作为本发明的进一步改进，所述场限环三的宽度为5μm。

作为本发明的进一步改进，所述半导体器件为DMOS。

与现有技术相比，本发明的有益效果在于：通过改变场限环一、场限环二和场限环三之间的间距，以提高半导体器件的耐压能力。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1所示为现有技术中半导体器件的结构示意图；

图2所示为本发明实施例一中半导体器件的结构示意图；

图3所示为本发明实施例二中半导体器件的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。