[发明专利]晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种晶体管及其形成方法。

背景技术

金属-氧化物-半导体（MOS）晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。

现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3所示的现有技术的MOS晶体管的制作方法剖面结构示意图。

请参考图1，提供半导体基底100，在所述半导体基底100内形成隔离结构101，所述隔离结构101之间的半导体基底100为有源区，在所述有源区内形成掺杂阱（未示出）。

然后，在所述隔离结构101之间的半导体基底100上依次形成栅介质层102和栅电极103，所述栅介质层102和栅电极103构成栅极结构。

继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。

参考图2，在栅极结构两侧的半导体基底内依次形成源/漏延伸区105，所述源/漏延伸区105通过轻掺杂离子注入形成。

参考图3，在栅极结构两侧的半导体基底上形成栅极结构的侧墙111。以所述栅极结构为掩膜，进行源/漏极离子注入（S/D implant），在栅极结构两侧的半导体基底100内形成源区112和漏区113。

然而，现有形成的晶体管，栅电极103的功函数横跨沟道区从源区112到漏区113是恒定的，不利于提高晶体管的性能。

在公开号为CN101789447A的中国专利申请中可以发现更多关于晶体管的形成方法。

发明内容

本发明解决的问题是提高晶体管的性能。

为解决上述问题，本发明技术方案提供了晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅介质材料层、多晶硅层和硬掩膜层，所述硬掩膜层具有暴露多晶硅层表面的第一开口；以所述硬掩膜层为掩膜，依次刻蚀所述多晶硅层和栅介质材料层，形成栅介质层和位于栅介质表面的栅电极；在所述栅介质层、栅电极和硬掩膜层的两侧侧壁上形成第一侧墙；在所述半导体衬底上形成介质层，所述介质层覆盖所述第一侧墙，介质层的表面与硬掩膜层的表面平齐；去除所述硬掩膜层，形成第二开口；在所述第二开口的两侧侧壁形成第二侧墙；以所述第二侧墙为掩膜，对第二侧墙之间暴露的栅电极进行离子注入，使栅电极的中间区域的功函数与栅电极的边缘区域的功函数不相同。

可选的，所述栅电极的中间区域的功函数大于栅电极边缘区域的功函数。

可选的，所述栅电极的中间区域的功函数小于栅电极边缘区域的功函数。

可选的，所述离子注入的掺杂离子为硼离子、砷离子、磷离子、铟离子和锑离子中的一种或几种。

可选的，所述注入的离子浓度为10E10~10E20atom/cm²。

可选的，所述栅电极中间区域的宽度为栅电极总宽度的1/5~4/5。

可选的，所述掩膜层的材料为无定形碳、SiN、SiO₂、TiN、TaN、SiCN、SiC或BN。

可选的，所述硬掩膜层的厚度大于等于100埃。

可选的，所述第二侧墙的宽度大于等于5纳米。

本发明技术方案还提供了一种晶体管，包括：

半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅电极，所述栅电极具有中间区域和位于中间区域两侧的边缘区域，所述栅电极的中间区域内掺杂有功函数调节离子，使栅电极的中间区域的功函数与栅电极的边缘区域的功函数不同。

可选的，所述栅电极的中间区域的功函数大于栅电极边缘区域的功函数。

可选的，所述栅电极的中间区域的功函数小于栅电极边缘区域的功函数。

可选的，所述功函数调节离子为硼离子、砷离子、磷离子、铟离子和锑离子中的一种或几种。

可选的，所述功函数调节离子的浓度为10E10~10E20atom/cm²。

可选的，所述栅电极中间区域的宽度为栅电极总宽度的1/5~4/5。

与现有技术相比，本发明技术方案具有以下优点：

本发明的晶体管的形成方法，在去除所述硬掩膜层后，形成第二开口，然后在所述第二开口的两侧侧壁形成第二侧墙，接着以所述第二侧墙为掩膜，对第二侧墙之间暴露的栅电极进行离子注入，使栅电极的中间区域的功函数与栅电极边缘区域的功函数不相同，工艺过程简单，并且容易控制栅电极的中间区域的宽度。