[发明专利]快闪存储器及其制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及快闪存储器及其制作方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来快闪存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

在各种各样的快闪存储器件中，基本分为两种类型：叠栅器件和分栅器件，叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅器件的方法比制造分栅器件简单，但是电路设计较复杂。分栅结构的一个控制栅同时作为选择晶体管(Select transistor)，电路设计相对简单。

闪存的标准物理结构称为闪存单元(bit)。以叠栅器件为例，闪存单元的结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(oxide)；而闪存单元在控制栅(CG：control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还多了一层物质，称之为浮栅(FG：floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读、写、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。

在公告号为CN1681046B(公告日：2011年7月13日)的中国专利文献中还能发现更多的快闪存储器的信息。

图1至图3为现有的快闪存储器的制作方法的剖面示意图。

请参考图1，提供衬底200，所述衬底200表面依次形成有隧穿氧化层210、浮栅多晶硅层220、氮化硅层230、控制栅多晶硅层240，依次刻蚀控制栅多晶硅层240、氮化硅层230、浮栅多晶硅层220、隧穿氧化层210，形成存储结构。

参考图2，采用热氧化工艺，形成覆盖所述存储结构的氧化层250。

参考图3，对所述氧化层250进行回刻，形成侧墙260。

上述方法形成的快闪存储器的读、写和擦除效率能力低下。

发明内容

本发明解决的问题是现有方法形成的快闪存储器的读、写和擦除能力低下。

为解决上述问题，本发明提供一种快闪存储器的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成存储结构，所述存储结构包括：第一介质层、在第一介质层上的浮栅、在浮栅上的第二介质层、在第二介质层上的控制栅；

在所述存储结构的侧壁形成保护层；

形成保护层后，在所述存储结构周围形成侧墙；所述保护层用于防止所述存储结构的侧壁与形成侧墙的物质发生反应。

可选的，在所述存储结构的侧壁形成保护层的方法为，采用含氮等离子体对所述存储结构侧壁进行轰击，以对所述存储结构侧壁进行氮化，形成氮化层，所述氮化层为所述保护层。

可选的，所述含氮等离子体为氮等离子体，由氮气等离子化而成。

可选的，所述氮等离子体注入的剂量为1×10¹⁵atom/cm²～5×10¹⁶atom/cm²，所述氮等离子体注入时的射频功率为200W～2000W，所述氮等离子体注入的时间为10s～70s。

可选的，所述保护层的厚度为3埃～30埃。

可选的，所述第一介质层的材料为氧化硅、氮化硅、氮氧化硅。

可选的，所述第二介质层为单层结构或叠层结构。

可选的，当第二介质层为单层结构时，所述第二介质层的材料为氧化硅、氮化硅或氮氧化硅。

可选的，当第二介质层为叠层结构时，从底层至顶层的材料依次为氧化硅、氮化硅和氮氧化硅。

可选的，所述浮栅为多晶硅层。

可选的，所述控制栅为多晶硅层。

可选的，所述控制栅上具有掩膜层。

本发明还提供一种快闪存储器，包括：

衬底；

位于衬底上的存储结构，所述存储结构包括：第一介质层、在第一介质层上的浮栅、在浮栅上的第二介质层、在第二介质层上的控制栅；

存储结构侧壁具有保护层；

所述存储结构周围具有侧墙。

可选的，所述保护层的材料为氮化层。

可选的，所述保护层的厚度为3埃～30埃。

可选的，所述第一介质层材料为氧化硅、氮化硅、氮氧化硅。