[发明专利]不受工艺偏差影响的精密恒流源中的温度补偿电路

说明书

技术领域

本发明应用于集成电路设计中的模拟集成电路和混合集成电路设计领域，尤其应用在模拟或混合设计中对恒流源有很高精度要求的芯片设计中，例如多位高精度的ADC、DAC或回路供电仪表等芯片的设计中。

背景技术

在集成电路设计的行业里，一直以来基准电压源和基准电流源是模拟集成电路和混合集成电路设计中的关键模块，广泛应用于数模转换器、振荡器、放大器等电路中，它们的精度会直接影响芯片整体的性能。尤其是在多位高精度的ADC和DAC芯片的设计中，对基准电流源的精度有着极高的要求。高精度、高稳定性的基准电流源支撑着高性能电路，所以设计一款高精度基准电流源有着十分重要的现实意义。其中电流的温度补偿技术是实现高精度恒流源的关键技术。

目前国内外对基准电流源的研究比较少，报道中还没有成熟的电路结构可以产生10ppm/℃以内的基准电流源。通用的产生基准电流源的方法是在基准电压的基础上通过一个电阻将电压信号转换成电流信号，所以电阻的精度也直接影响着恒流源的精度。电阻是一个对工艺和温度极其敏感的量，大部分的模拟或混合芯片的设计都会对这种直接影响精度的电阻进行修调，让其精度达到一个比较精确的指标，要想进一步提高精度则需要引入温度补偿技术。传统电流源温度补偿的方法是利用分支电流的正、负温度系数简单地叠加进行两级温度补偿，这种温度补偿方法需要引入四个补偿参数的变量，难于同时控制，而且受工艺偏差的影响，补偿后的电流源温度系数不慎理想。然而随着集成电路的飞速发展，模拟或混合芯片对精度的要求越来越高，研究一种不受工艺偏差影响的的电流温度补偿技术会对行业的发展起到关键性的作用。

发明内容

发明目的：本发明涉及一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其目的是解决以往的技术受工艺偏差影响以至于电流源精度低、稳定性差的问题。

技术方案：本发明是通过以下技术方案实现的：

一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其特征在于：该电路由电阻分压器及多个晶体管构成；电阻分压器为串联在一起的第一电阻R1、第二电阻R2和第三电阻R3，R1的一端接2.5V基准电压，R3另一端接地；第一PMOS晶体管P1、 NMOS晶体管N1和第四电阻R4产生一支路电流，PMOS晶体管P1的源接电源VCC，栅漏短接，接第一NMOS晶体管N1的漏端，第一NMOS晶体管N1的栅接2.5V基准电压，第一NMOS晶体管N1的源接第四电阻R4的一端，第四电阻R4另一端接地；第二PMOS晶体管P2和第一NPN型晶体管Q1以及第二NPN型晶体管Q2组成一条支路，第二PMOS晶体管P2的源端接电源VCC，栅接第一PMOS晶体管P1的栅，第一NPN型晶体管Q1的基极和集电极短接接第二PMOS晶体管P2的漏端，第二NPN型晶体管Q2基极和集电极短接接第一NPN型晶体管Q1的发射极，第二NPN型晶体管Q2的发射极接地，第二PMOS晶体管P2的漏端引出电压信号Vtemp；第三PMOS晶体管P3和第二NMOS晶体管N2组成支路，第三PMOS晶体管P3的源端接电源VCC，栅接第一PMOS晶体管P1的栅，第二NMOS晶体管N2栅漏短接接第三PMOS晶体管P3的漏，源端接地；第三PMOS晶体管P3的漏端引出电压信号VB；

第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8和第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5组成一个比较器，第五NMOS晶体管N5为差分对提供尾电流，栅接电压VB，源极接地，第三NMOS晶体管N3和第四NMOS晶体管N4是比较器的差分对，第三NMOS晶体管N3和第四NMOS晶体管N4的源端接在一起然后一起接第五NMOS晶体管N5的漏端，第三NMOS晶体管N3的栅接1.6V，第四NMOS晶体管N4的栅接电压信号Vtemp，负载管第七PMOS晶体管P7的栅漏短接接第三NMOS晶体管N3的漏端，负载管第八PMOS晶体管P8的栅接第七PMOS晶体管P7的栅，漏接第四NMOS晶体管N4的漏，第四PMOS晶体管P4栅漏短接接第七PMOS晶体管P7的源，第四PMOS晶体管P4的源接电源VCC，第五PMOS晶体管P5栅漏短接接第八PMOS晶体管P8的源，第五PMOS晶体管P5的源接电源VCC；