[发明专利]一种测试FPGA的装置与方法

权利要求书

1.一种测试FPGA的装置，其特征在于，位于FPGA芯片内，包括：一数据生成器、一地址生成器、一自测试控制器；其中，

自测试控制器，用于按照预设时序生成地址生成信号和回读使能信号；

地址生成器，与被测试FPGA配置阵列相连接，用于在所述地址生成信号的驱动下，生成遍历被测试的FPGA配置阵列的地址，并使该地址对应的FPGA配置阵列处于相应的读写状态；

数据生成器，与被测试FPGA配置阵列相连接，用于在回读使能信号的作用下，对于由地址生成器提供的每一个地址，依据该地址，从FPGA配置阵列读取配置数据，对该配置数据进行变换形成一组新的测试配置数据，然后将新产生的测试配置数据重新写回至FPGA配置阵列的该地址。

2.根据权利要求1所述的装置，其特征在于：

所述地址生成器，用于在所述地址生成信号的驱动下，通过对地址进行递增或者递减操作来生成遍历FPGA配置阵列的地址。

3.根据权利要求2所述的装置，其特征在于，对于n位地址的FPGA配置阵列，该地址生成器为n+1位的移位寄存器链；

对于该n+1位移位寄存器链中的第i个移位寄存器，其中，i＝1、2、……、n、n+1：

其时钟端均连接至共同的时钟端；

其复位端连接至共同的复位端；

其输出端：当i≠n+1时，连接到两部分：第一部分为第i+1个移位寄存器的输入端，第二部分为共同的传输门或传输管的控制端，该控制端用于打开或者关闭读写通道；当i＝n+1时，其输出端连接至第1个移位寄存器的输入端。

4.根据权利要求1所述的装置，其特征在于，所述数据生成器包括一条或多条带有反馈的移位寄存器链，每个带有反馈的移位寄存器链由多个带有反馈的移位寄存器片段组成。

5.根据权利要求4所述的装置，其特征在于，

FPGA配置阵列中的配置位可与带有反馈的移位寄存器链中的某个寄存器连接，形成逻辑通路；

所述的带有反馈的移位寄存器片段，用于将内部存储的配置数据通过叠加和反馈转换成新的配置数据。

6.根据权利要求5所述的装置，其特征在于，所述带有反馈的移位寄存器片段内包含的寄存器与所述FPGA配置阵列中的一段形成一对多的对应关系。

7.根据权利要求5所述的装置，其特征在于：所述的寄存器片段的初始数据是由该装置之外写入的。

8.一种测试FPGA的方法，其特征在于，基于权利要求1所述的测试FPGA的装置，包括：

步骤A，从片外加载测试码至配置阵列，随后施加一组测试激励，观察测试响应，若得到正确响应，则启动自测试控制器；

步骤B，所述自测试控制器收到启动命令后，重置地址生成器，使地址值为最低地址-1，并配置数据生成器，使数据生成器可以利用步骤A中所采用的测试配置通过变换和叠加产生新的激励；

步骤C，所述地址生成器被重置后，接收自测试控制器发出的地址加1指令，并判断当前地址是否已超过最高地址，若未超过最高地址则进入步骤D，否则进入步骤E；

步骤D，所述自测试控制器生成回读使能信号，并将该回读使能发送至所述数据生成器；数据生成器在所述回读使能信号的作用下，对于由所述地址生成器提供的地址，从中读取回配置数据，然后对该配置数据进行变换形成一组新的配置数据，并将该新配置数据重新写回至FPGA配置阵列的该地址中；

步骤E，自测试控制器发出测试配置变换完成信号，等待外部的测试设备施加测试激励观察测试响应；

步骤F，在确认测试响应与期望响应一致后，向自测试控制器发出继续指令，自测试控制器判断当前的测试配置是否仍可以通过数据生成器的变换产生出新的测试配置，若可以进入步骤A，否则进入步骤G；

步骤G，若所有测试配置已经加载完成，则结束，否则向自测试控制器发出重置指令并返回步骤A。

9.根据权利要求8所述的方法，其特征在于，所述步骤B包括：

所述地址生成器在所述地址生成信号的驱动下，通过对地址进行递增或者递减操作来生成遍历FPGA配置阵列的地址。

10.根据权利要求8或9所述的方法，其特征在于，所述数据生成器中一条或多条带有反馈的移位寄存器片段，用于将内部存储的配置数据通过叠加和反馈转换成新的配置数据。