[发明专利]局域互连结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种局域互连结构的形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，根据按比例缩小法则，在缩小MOS晶体管的整体尺寸时，也同时缩小了源极、漏极、栅极、插塞等结构的尺寸。由于MOS晶体管的栅极结构和源/漏极之间存在高度差，在形成栅极结构和源/漏极之上的接触孔的时候，由于源极、漏极和栅极结构的高度不一致，在源极和漏极表面形成接触孔和在栅极结构表面形成接触孔所要刻蚀的深度不一样，会变得十分困难，容易使栅极被过刻蚀而受到损伤。

目前在后栅工艺制备MOS晶体管之后，通常通过两次光刻刻蚀工艺在MOS晶体管的源极、漏极表面以及金属栅极的表面形成接触孔，以解决上述问题。

请参考图1，半导体衬底10上具有浅沟道隔离结构20，在所述浅沟道隔离结构20包围的有源区内，采用后栅工艺形成MOS晶体管。所述晶体管包括源极11、漏极12、金属栅结构，所述金属栅结构包括金属栅极13，栅介质层14。所述半导体衬底表面具有介质层30，所述介质层30的表面与金属栅极13的表面齐平。

请参考图2，刻蚀所述介质层30，形成第一接触孔41，所述第一接触孔41暴露出源极11和漏极12的表面。然后，在所述源极11和漏极12的表面形成金属硅化物层50。形成金属硅化物层的工艺包括，在源极和漏极表面、介质层表面、第一接触孔侧壁形成金属层后退火处理，在所述源极和漏极表面形成金属硅化物层50。然后去除所述金属层。由于金属栅极13是暴露的，所以在其表面也会形成金属层，在后续去除金属层的步骤中，金属栅极13容易受到损伤。

请参考图3，在第一接触孔内填充金属材料后，将所述金属材料平坦化形成第一金属插塞42，所述第一金属插塞与金属栅极13表面齐平。在所述平坦化的过程中，由于金属栅极13是暴露的，容易受到损伤。

请参考图4，在所述介质层30、第一金属插塞42、金属栅极表面形成第三介质层60。刻蚀所述第三介质层60，形成第一金属插塞表面的第二接触孔43和金属栅极13表面的第三接触孔44。此时，形成第二接触孔43和第三接触孔44的刻蚀深度相同，不会使金属栅极被过刻蚀。

请参考图5，在第二接触孔和第三接触孔内填充金属材料后，形成第二金属插塞45和第三金属插塞46。第二金属插塞45和第一金属插塞42构成了源极和漏极顶部的金属插塞。

现有技术中需要通过两次刻蚀和两次对金属插塞的平坦化，工艺步骤复杂。并且，所述金属栅极在源极和漏极形成硅化物层以及形成第一金属插塞的过程中容易受到损伤，影响晶体管的性能。

更多关于形成接触孔的专利请参考美国公开号为US7615494B2的专利文件。

发明内容

本发明解决的问题是提出一种局域互连结构的形成方法，所述局域互连结构的形成方法可以简化工艺并且保护金属栅不受损伤。

为解决上述问题，本发明提出了一种局域互连结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有浅沟道隔离结构、位于半导体衬底上方的被浅沟道隔离结构包围的第一金属栅极和第一栅介质层，所述半导体衬底表面还具有与第一金属栅结构表面齐平的第一介质层；在所述第一介质层表面形成覆盖所述第一金属栅结构的第二介质层和位于第二介质层表面的第三介质层；刻蚀位于源极和漏极正上方的第三介质层、第二介质层和第一介质层，暴露出源极和漏极的表面，形成第一接触孔；在源极和漏极表面形成金属硅化物层；在所述第一接触孔内填充第四介质材料，所述第四介质材料填充满第一接触孔并覆盖第三介质层表面形成第四介质层；刻蚀位于第一金属栅极正上方的第四介质层、第三介质层和第二介质层，暴露出第一金属栅极的表面，形成第二接触孔；去除第四介质层；向所述第一接触孔和第二接触孔内填充金属材料，并对所述金属材料平坦化，形成插塞。

优选的，所述半导体衬底表面还具有位于浅沟道隔离结构表面的第二金属栅结构，所述第二金属栅结构包括第二金属栅极和第二栅介质层，所述第二金属栅结构的底面宽度小于浅沟道隔离结构的宽度，并且完全位于浅沟道隔离结构的表面。

优选的，所述第二金属栅结构作为互连结构通过插塞与其他晶体管相连接。

优选的，所述第二接触孔形成在第二金属栅极的表面。

优选的，所述第二接触孔暴露出第一金属栅极或第二金属栅极的部分或全部表面。

优选的，所述第二接触孔和与浅沟道隔离结构相邻的第一接触孔连通，暴露出第二金属栅极的部分或全部表面以及位于第二金属栅结构和第一接触孔之间的第一介质层的表面。