[发明专利]阵列基板、显示装置及制备方法

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置及制备方法。

背景技术

薄膜晶体管（Thin Film Transistor，TFT）可分为多晶硅（Poly-Si，P-Si）TFT与非晶硅（a-Si）TFT，两者的差异在于电晶体特性不同。P-Si的分子结构在一颗晶粒（Grain）中的排列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了200-300倍。P-Si产品主要包含高温多晶硅（HTPS）与低温多晶硅（Low Temperature Poly-Silicon，LTPS）两种产品。

LTPS技术是新一代的TFT显示器制造流程，主要是通过准分子激光退火（ELA）、金属优化晶化（MIC）或固相晶化法（SPC）工艺将a-Si薄膜转变为P-Si薄膜层。LTPS TFT显示器具有更快的响应时间，更高的分辨率，因此具有更佳的画面显示品质。在形成显示装置外围的电路时使用LTPS技术，能够减少集成电路（IC），简化显示装置的外围，进而实现窄边框技术。

如图1所示，传统的LTPS TFT阵列基板包括：玻璃基板101、缓冲层102、沟道区（channel）103、栅绝缘层105、栅电极106、源漏电极104、层间绝缘层107、钝化层108、像素电极层109以及像素电极绝缘保护层（PDL）110（此层适用于LTPS AMOLED，如果是LTPS LCD则可不具有此层）。该传统的LTPS TFT阵列基板的制备工艺为7Mask工艺，具体包括：

第一道Mask（多晶硅（P-Si）Mask）：形成TFT源漏区和沟道区图形。

首先是在玻璃基板101上形成一层SiNx/SiO₂的缓冲层102，之后在缓冲层102上沉积一层非晶硅（a-Si）薄膜，通过LTPS晶化方式（如ELA、MIC、SPC等方式），将非晶硅薄膜转化成多晶硅薄膜。然后，在多晶硅薄膜上涂布一层PR胶，使用第一道Mask来进行第一道TFT有源层图形的曝光，曝光结束后进行显影，显影结束后进行多晶硅薄膜的刻蚀、PR胶的剥离，此步骤后，沟道区图形103形成。

第二道Mask（栅金属层Mask）：用来形成栅电极图形106及栅线图形（未示出）。

在第一道Mask形成的图形的基础上沉积栅绝缘层薄膜105以及栅金属层薄膜，该栅绝缘层薄膜105可以是SiO₂/SiNx，之后在栅金属层薄膜上涂布PR胶，利用第二道Mask进行曝光，之后显影、刻蚀、剥离完成栅电极图形106及栅线图形的形成。

在第二道Mask形成图形的基础上利用沟道区图形103上的栅电极图形作为离子掺杂的阻挡层，进行源漏区离子注入（Ion Doping），如图2-1所示。离子注入后在源漏区形成离子掺杂区111，离子掺杂结束后，原来规则晶化的多晶硅晶格被离子掺杂破坏，为了进行多晶硅晶格修复，还要进行退火处理，退火处理一是起到多晶硅晶格重整作用，一是起到掺杂离子扩散作用，如图2-2所示，退火工艺中掺杂离子会向沟道区103方向进行扩散（箭头所示），如图2-3所示。

第三道Mask（栅绝缘层过孔（GI Hole）Mask）：形成源漏区多晶硅与源漏电极的接触孔。

在第二道Mask结束后的图形上形成一层层间绝缘层107，之后在该层间绝缘层107上面涂布一层PR胶，利用第三道Mask进行源漏电极过孔的曝光，曝光结束后进行显影，显影结束后进行刻蚀和PR胶的剥离。

第四道Mask（源漏金属层Mask）：用来形成源漏电极图形104及数据线（未示出）。

在第三道Mask形成图形的基础上，沉积源漏金属层薄膜，之后在该金属层薄膜上涂布PR胶，利用第四道Mask进行曝光、显影、刻蚀、剥离来完成源漏电极图形104及数据线的形成。

第五道Mask（钝化层过孔（PVX Hole）Mask）：用来形成桥接源漏电极图形104的桥接过孔

在完成第四道Mask的图形的基础上沉积钝化层108，采用第五道Mask在钝化层108上形成钝化层过孔。

第六道Mask（像素电极Mask）：在完成第五道Mask的图案的基础上沉积像素电极层薄膜，采用第六道Mask进行曝光、显影、刻蚀和剥离，用来形成像素电极图形109。

第七道Mask（像素电极边缘保护层Mask）：在完成第六道Mask的图案的基础上沉积一层保护层薄膜，采用第七道Mask进行曝光、显影、刻蚀和剥离，形成像素边缘保护层图案。此Mask适用于LTPSAMOLED，如果是LTPS LCD则可以不使用此Mask。