[发明专利]半导体数据处理设备，时间触发通信系统以及通信系统

权利要求书

1.一种半导体数据处理设备，包含：

执行命令的中央处理单元；

进行时间触发通信的通信控制的通信控制电路；以及

进行中断控制以便使所述中央处理单元进行响应中断请求的处理的中断控制电路，

其中，所述通信控制电路含有用于时间触发通信的本地时间定时器，并根据所述本地时间定时器的时间计数生成时间触发通信的定时器中断请求；

其中，所述中断控制电路进行控制，使得当接收到时间触发通信的定时器中断请求时，响应所述定时器中断请求，所述中央处理单元延迟预定预留时间再开始中断处理；

其中，所述数据处理设备还包含存储定时表的存储器，所述定时表保存要设置在所述本地时间定时器上以便规定生成时间触发通信的定时器中断请求的定时的定时数据；并且

其中，所述通信控制电路每当更新本地时间定时器的计数时，就参照保存在所述定时表中的定时数据，并且当参照的所述定时数据与更新的计数一致时，生成定时器中断请求。

2.按照权利要求1所述的半导体数据处理设备，其中，所述预留时间长于所述中央处理单元进行中断处理所花费的最长时间。

3.按照权利要求2所述的半导体数据处理设备，其中，当时间触发通信的定时器中断请求在所述预留时间内接着另一个中断请求时，所述中断控制电路使所述中央处理单元在将优先权给予所述另一个中断请求和所述定时器中断请求中具有较高中断优先级的那一个的前提下，在经过了所述预留时间之后开始中断处理。

4.按照权利要求3所述的半导体数据处理设备，其中，所述中断控制电路具有禁止多中断处理的操作模式，在多中断处理中，从事于响应第一中断请求的中断处理的所述中央处理单元开始响应在所述第一中断请求之后接收的第二中断请求的中断处理。

5.按照权利要求1所述的半导体数据处理设备，其中，设置在所述本地时间定时器上以便规定生成时间触发通信的定时器中断请求的定时的定时数据规定比生成所述定时器中断请求的真正定时早所述预留时间的时间。

6.按照权利要求1所述的半导体数据处理设备，

其中，所述中央处理单元在响应与时间触发通信的定时器中断请求相对应的中断信号进行的中断处理中，从所述存储器中读取要设置在所述本地时间定时器上的下一个定时数据，并将所述下一个定时数据设置在所述本地时间定时器上；并且

其中，所述通信控制电路在经过了设置在本地时间定时器上的定时数据规定的时间之后生成定时器中断请求。

7.按照权利要求1所述的半导体数据处理设备，其中，所述通信控制电路含有作为所述本地时间定时器的定时器通道，在所述定时器通道上分别设置规定为多种类型中断处理生成不同定时器中断请求的定时的定时数据。

8.按照权利要求1所述的半导体数据处理设备，

其中，所述通信控制电路输出定时器中断请求信号和指示中断的原因的原因信号作为定时器中断请求；并且

其中，响应所述定时器中断请求信号和所述原因信号，所述中断控制电路将转移到中断处理所需的中断信号和中断原因数据输出到所述中央处理单元。

9.按照权利要求1所述的半导体数据处理设备，含有所述中央处理单元要访问的RAM、和所述中央处理单元设置控制从所述RAM到所述通信控制电路的数据传送的传送控制信息的直接存储器访问控制器，

其中，在响应时间触发通信的定时器中断请求进行的发送的中断处理中，所述中央处理单元使所述直接存储器访问控制器开始数据传送操作，并将发送数据从所述RAM传送到所述通信控制电路。

10.按照权利要求1所述的半导体数据处理设备，含有所述中央处理单元要访问的RAM，

其中，在经过了设置在所述本地时间定时器上的定时数据规定的时间之后，所述通信控制电路进行总线访问操作以便将发送数据从所述RAM传送到发送缓冲器，并响应所述总线访问操作的完成，生成时间触发通信的定时器中断请求。