[发明专利]一种基于TM320C6678的雷达中频接收与信号处理板

说明书

技术领域

本发明涉及一种基于TM320C6678的雷达中频接收与信号处理板，属于雷达实时信号处理及其相关技术领域。

背景技术

雷达信号处理板卡主要应用于雷达信号处理系统，一般需要具有高速多通道数据采集功能、运算密集的实时信号处理功能、专用的对外接口功能等。而目前大多数的雷达实时信号处理板卡，其运算能力差、采样率低和缓存容量较小，各种功能芯片集成不够丰富，板内互联能力差，难以完成高数据率、运算密集的雷达信号处理任务。

发明内容

本发明的目的在于克服已有雷达实时信号处理板卡处理能力不够强大、各种功能芯片集成不够丰富的缺点，针对TI高性能8核DSP和Xilinx高性能FPGA实现了一款基于C6678的雷达中频接收与信号处理板。该款板卡具有处理能力强、各种功能芯片集成度高等优点。

实现本发明的技术方案如下：

一种基于TM320C6678的雷达中频接收与信号处理板，包括电源模块、两个DSP处理节点、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块；

其中，所述DSP处理节点由一片TMS320C6678芯片和一组容量为1GB的DDR3SDRAM组成；所述FPGA处理节点为一片XC6VSX475T芯片；所述LVDS数据采集输出模块由DS92LV1023E芯片和LMH0001芯片组成；所述高速ADC模块为ADS5444芯片；所述高速DAC模块为DAC5672芯片；所述低速ADC模块为AD7874芯片，所述低速DAC模块为DAC8412芯片；所述带隔离的同步串口模块由一片发送电平转换芯片ds96f174、一片接收电平转换芯片ds96f175以及两片光耦隔离芯片HCPL5631组成；

上述各器件之间的连接关系为：两个DSP处理节点通过HyperLink接口互联；两个DSP处理节点分别通过SRIO与FPGA相连；其中一DSP处理节点上的EMIF总线与FPGA、三个低速ADC模块、两个低速DAC以及其中一FLASH模块分别相连，另一DSP处理节点通过另一EMIF总线与FPGA和另一FLASH模块分别相连；三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块以及两个带隔离的同步串口模块分别与FPGA处理节点相连。

有益效果：

本发明信号处理板由于采用了三个高速ADC模块，可以完成三路模拟信号的采样，每路采样率高达250MSPS，输入模拟信号带宽可达800MHz；由于采用了Xilinx高性能FPGA-XC6VSX475T芯片，可以完成400GMACs运算；由于集成了两片TMS320C6678芯片，可以完成640GMACs运算；由于集成了LVDS数据采集输出模块，可以完成数据率高达660Mb/s的串行数据输出，且传输距离可以达到10m以上；由于集成了高速DAC模块，可以回放两路275MSPS数据率的数字信号；由于集成了三个低速ADC模块，可以完成十二通道12bit的低速数据采集功能；由于集成了两个低速DAC模块，可以完成八通道12bit的低速数据回放功能。由本发明雷达实时信号处理板卡构建的雷达信号处理系统不仅处理能力强、缓存容量大、易于管理，而且集成了多路高速数据采集、远距离LVDS数据采集输出、高速数据回放、带隔离的同步串口、多路低速采集和多路低速回放等丰富的功能。

附图说明

图1是本发明的电路原理框图。

具体实施方式

下面结合附图与具体实施方式对本发明做进一步详细描述：

如图1所示，本发明基于TM320C6678的雷达中频接收与信号处理板，包括电源模块、两个DSP处理节点（DSP2）、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块。在图1中由于本发明所包括的器件较多，因此省略画出一些器件，例如低速ADC和低速DAC分别只给出了一个；同时由于DSP调试口、FPGA调试口等通常为一个信号处理板上基本上都有的模块，因此在图1中给出。