[发明专利]一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法

说明书

技术领域

本发明涉及CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）半导体器件工艺技术领域，尤其涉及一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法。

背景技术

在CMOS半导体器件工艺中，随着器件尺寸的不断变小，对工艺的要求也越来越高。湿法刻蚀的稳定性也变得越来越重要。

目前CMOS工艺中，浅沟道绝缘层（shallow trench isolation，STI）工艺仍然被广泛的应用。如图1.1-1.5所示为典型的STI工艺的结构图。首先，图1.1示出了衬底氧化硅和衬底氮化硅的生长，然后经过光刻和干法刻蚀形成如图1.2所示的STI图形，经化学气相沉积（Chemical Vapor Deposition，CVD）形成如图1.3所示的绝缘的沟道，接着是进行如图1.4所示的化学机械平坦化（Chemical Mechanical Planarization，CMP），以及如图1.5所示的湿法刻蚀去除作为掩膜的氮化硅，然后是离子注入形成N阱和P阱。

在湿法刻蚀去除氮化硅工艺中，磷酸是常用的一种化学药液，它与氮化硅反应如图2所示的公式，从公式可以看出，磷酸去除氮化硅反应过程中，会产生附属产物氧化硅，如图3所示，随着溶液中氧化硅含量的增加磷酸对氧化硅的刻蚀率降低，从而导致了不同批次之间衬底氧化层的厚度不均匀，对后续离子注入工艺提出了挑战。为解决上述问题，目前通常的做法是把衬底氧化层去掉，然后再重新生长氧化层，通常这层新省长的氧化层被称为牺牲氧化层，然后进行离子注入工艺。这种做法解决了离子注入前氧化膜的厚度不均匀的问题，但是由于要重新生长氧化层，所以必须经过扩散工艺，周期长，成本高。

发明内容

根据现有技术中存在的缺陷，现提供了一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法的技术方案，具体如下：

一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，所述浅沟道绝缘层的制程中包括形成衬底氧化硅层、衬底氮化硅层和硅衬底，所述衬底氮化硅层位于所述衬底氧化硅层上面，所述衬底氧化硅层位于所述硅衬底上面；其中，步骤包括：

步骤a，在生长所述衬底氧化硅层的时候多生长一层薄膜层；

步骤b，对所述衬底氮化硅层进行去除；

步骤c，在所述衬底氮化硅层去除后量测所述衬底氧化硅层的厚度，称为前值；同时定一个目标值，所述目标值为理想状况下所述衬底氧化硅层的厚度取值；

步骤d，对每个批次的所述衬底氧化硅层定一个修正值，所述修正值的取值范围为所述前值和所述目标值的差值范围；然后按照所述修正值对所述衬底氧化硅层进行修正蚀刻。

优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤b中，对所述衬底氮化硅层采用磷酸浸泡的方式去除。

优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤b中，对所述衬底氮化硅层采用过量刻蚀的方式去除。

优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤d中，在对所述衬底氧化硅层进行修正蚀刻后，量测所述衬底氧化硅层的厚度并得到一个后值，所述后值用于验证所述修正蚀刻的效果。

上述技术方案的有益效果是：通过本控制方法很好的改善了衬底氧化层厚度不均匀的问题，节省了半导体工艺的制作成本，缩短了产品的生产制造时间；本发明不仅适用于控制沉底氧化膜厚度的均匀性，配合以不同机台亦可对所有薄膜批次与批次之间的厚度均匀性都有帮助。

附图说明

图1.1-1.5是现有技术中STI工艺的结构图；

图2示出了磷酸刻蚀氮化硅的反应公式；

图3是磷酸对氮化硅和氧化硅的刻蚀选择比示意图表；

图4是本发明的实施例中对衬底氧化膜进行修正的总体示意图；

图5是本发明的实施例中对衬底氧化膜进行修正的实施例图表。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，该方法作用于浅沟道绝缘层（STI）制程中，STI的基本结构分为三层，由上到下依次为衬底氮化硅层、衬底氧化硅层和硅衬底；如图4所示，本发明的一个实施例中，控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法的具体步骤包括：