[发明专利]一种用于UART的波特率自适应方法、装置及UART有效
申请号: | 201210434686.6 | 申请日: | 2012-11-01 |
公开(公告)号: | CN103684678A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 王东山;李明维;周寒冰;陈雨新 | 申请(专利权)人: | 国网电力科学研究院;国家电网公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 北京中誉威圣知识产权代理有限公司 11279 | 代理人: | 郭振兴;丛芳 |
地址: | 210003 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 uart 波特率 自适应 方法 装置 | ||
技术领域
本发明涉及传输与IP技术领域,尤其涉及一种用于通用异步收发传输器的波特率自适应方法、装置及UART。
背景技术
通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)是一种被广泛应用的通信设备的接口,该总线双向通信,可以实现全双工传输和接收。UART作为异步串口通信协议的一种,工作原理是将传输数据的每个字符一位接一位地传输,其通信协议为1+8+1+1/1.5模式,例如,如图1所示为UART的帧格式:1个比特的起始位,8个比特的数据位,1个比特的校验位,1个比特或1.5比特的停止位,其余的为空闲位;起始位为低电平,停止位为高电平,空闲位为高阻状态。
由于UART没有同步时钟线,收/发双方如果需要进行正确的数据传输,则要在收/发双方定义一致的位时钟,位时钟可以理解为UART总线一个位所占用的时间,即“波特率”。在定义上,收/发双方的波特率可以是随意的,只需要保持一致,如双方都是1000bps。
UART接收端接收数据过程如下:如图2所示,接收逻辑控制检测数据的起始位,检测到起始位后,接收逻辑控制根据事先设置好的接收波特率,产生接收移位寄存器的接收时钟,依次把接收数据接收进接收移位寄存器。UART发送端的逻辑控制和接收端的逻辑控制类似。
但是,在有技术方案中,存在一个很突出的问题是:在硬件实现的UART中,如果发送方波特率发生变化,接收方接收数据时的波特率无法随着发送方波特率的变化而变化,进而导致无法准确接收数据。
发明内容
有鉴于此,本发明的目的在于提出一种用于UART的波特率自适应方法、装置及UART,其能够根据发送的传输波特率进行自适应的调节以正确接收数据。
为达此目的,本发明采用以下技术方案,一种用于通用异步收发传输器的波特率自适应方法,包括以下步骤:
以预设时钟周期为单位测量接收到的异步串口信号的起始位脉冲的宽度,获得所述起始位脉冲包括的预设时钟周期的个数,其中,所述预设时钟周期为预设时钟频率的倒数,所述预设时钟频率为发送方所有可选波特率的最小公倍数的N倍,所述N为正整数;
用所述预设时钟频率除以所述个数获得接收到的异步串口信号的传输波特率;
将所述传输波特率作为接收异步串口信号的波特率以接收异步串口信号。
本发明提出的用于通用异步收发传输器的波特率自适应方法,通过用预设时钟周期测量起始位脉冲的宽度,获得起始位脉冲的持续时间,从而可以获得发送方发送异步串口信号的波特率,通用异步收发传输器以此传输波特率就可以正确地接收异步串口信号。
作为上述技术方案的优选,还包括:
将所述传输波特率作为发送异步串口信号的波特率以发送异步串口信号。
作为上述技术方案的优选,所述N等于16。
作为上述技术方案的优选,提供所述预设时钟周期的时钟信号为矩形波或锯齿波。
作为上述技术方案的优选,所述矩形波为方波。
本发明的另一方面,还提出一种用于通用异步收发传输器波特率的自适应装置,包括:
第一处理模块,用于以预设时钟周期为单位测量接收到的异步串口信号的起始位脉冲的宽度,获得所述起始位脉冲包括的预设时钟周期的个数,其中,所述预设时钟周期为预设时钟频率的倒数,所述预设时钟频率为发送方所有可选波特率的最小公倍数的N倍,所述N为正整数;
第二处理模块,用于用所述预设时钟频率除以所述个数获得接收到的异步串口信号的传输波特率;
第三处理模块,用于将所述传输波特率作为接收异步串口信号的波特率以接收异步串口信号。
作为上述技术方案的优选,,还包括:
第四处理模块,用于将所述波特率作为发送异步串口信号的波特率以发送异步串口信号。
作为上述技术方案的优选,所述N等于16。
作为上述技术方案的优选,提供所述预设时钟周期的时钟信号为矩形波或锯齿波。
作为上述技术方案的优选,所述矩形波为方波。
本发明还提出一种通用异步收发传输器,包括:接收端组件、发送端组件及时钟信号发生器,其中:
所述接收端组件包括接收移位寄存器、与所述接收移位寄存器相连的接收逻辑控制器,与所述接收移位寄存器相连的接收锁存器;
所述发送端组件包括发送移位寄存器、与所述发送移位寄存器相连的发送逻辑控制器,与所述发送移位寄存器相连的发送锁存器;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国网电力科学研究院;国家电网公司,未经国网电力科学研究院;国家电网公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210434686.6/2.html,转载请声明来源钻瓜专利网。