[发明专利]基于复合介质栅MOSFET的双晶体管光敏探测器及其信号读取办法

说明书

技术领域

本发明涉及成像探测器件，尤其是关于红外、可见光波段至紫外波段的成像探测器件的结构、工作机制及其信号的读出，是一种基于复合介质栅MOSFET的双晶体管光敏探测器及其信号读取办法。

背景技术

成像探测器在军事民用等各个领域都有很大的应用，当前发展的主要成像探测器是CCD和CMOS-APS，CCD出现较早，技术相对比较成熟，它的基本结构是一列列MOS电容串联，通过电容上面电压脉冲时序控制半导体表面势阱产生和变化，进而实现光生电荷信号的存储和转移读出，也正是由于这个信号转移特点，电荷转移速度很受限制，所以成像速度不高，另外由于是电容串联，一个电容有问题会影响整行信号的传输，所以对工艺要求极高，成品率和成本不够理想。CMOS-APS每个像素采用二极管和晶体管组成，的每个像素都是相互独立的，在整个信号传输过程中不需要串行移动电荷，某一个像素出现问题不影响其他像素性能，所以克服了CCD在此方面的缺点，所以对工艺要求也不是那么苛刻，COMS由于采用单点信号传输，通过简单的X-Y寻址技术，允许从整个排列、部分甚至单元来读出数据，从而提高寻址速度，实现更快的信号传输。不过CMOS-APS每个像素由多个晶体管与一个感光二极管构成（含放大器与A/D转换电路），使得每个像素的感光区域只占据像素本身很小的表面积，灵敏度和分辨率相对较小。

通过比较发现两种传统成像探测技术各有优劣，CMOS-APS近年来伴随着CMOS工艺的不断进步取得了迅速的发展，向我们展现了他的巨大前景，可见提出一种基于CMOS工艺并能够尽量克服传统CMOS-APS的缺点的成像探测器意义重大。因此本申请人于专利WO2010/094233中提出了一种基于CMOS工艺的复合介质栅光敏探测器。

发明内容

本发明的目的是基于复合介质栅MOSFET光敏探测器，提出一种双晶体管结构的光敏探测器，通过两个晶体管将探测器的信号的收集功能和读取功能分开，感光晶体管不设计源漏，可以有效的防止感光晶体管之间互相的干扰。

本发明的技术方案，基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是每个单元探测器都是由两个晶体管构成，利用两个晶体管分别实现感光和读取功能即感光晶体管和读取晶体管：两个晶体管都是形成在复合介质栅MOSFET基底P型半导体材料（1）上方，两个晶体管通过浅槽STI隔离隔开，基底P型半导体材料正上方分别设有底层和顶层二层绝缘介质材料和控制栅极（2），二层绝缘介质材料之间设有光电子存储层（4），读取晶体管设有源漏极，用以读取信号。两个晶体管之间通过光电子存储层电信号相连，使得读取晶体管能够读到感光晶体管通过感光存储到光电子存储层的光电子。

双晶体管光敏探测器的结构，半导体衬底（P型）1；半导体衬底正上方依次设有底层绝缘介质5，光电子存储层4，顶层绝缘介质3，控制栅2；半导体衬底1中（在读取晶体管一侧）通过离子注入掺杂形成N型源极6a和漏极6b；两个晶体管之间通过浅槽隔离7隔离开；所述电荷存储层4是多晶硅、Si₃N₄或其它电子导体或半导体；感光晶体管和读取晶体管共用浮栅（电荷存储层4）；控制栅2是多晶硅、金属或透明导电电极，控制栅极面或衬底基底层至少有一处为对探测器探测波长透明或半透明的窗口。

绝缘介质一般为宽带半导体，以保证电子可以从P型半导体衬底1穿越势垒而进入电荷存储层4。底层介质材料采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料可以采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。

两个晶体管（是开关管的结构）上方的底层介质层和顶层介质层厚度可以不同。感光晶体管上方的介质层厚度可以低于读取晶体管上方的介质层厚度。即读取晶体管上方的绝缘介质层可以厚于感光晶体管上方的绝缘介质层，防止读取晶体管的源漏端电子在光电子收集操作过程中进入得到光电子存储层。一般而言，感光晶体管上方的介质层厚度为2nm-6nm、低于读取晶体管上方的介质层>6nm的厚度。

同时当感光晶体管上方的底层介质层厚度低于4nm时，感光晶体管衬底中形成的光电子可以通过直接隧穿的方式进入光电子存储层，极大的提高探测器量子效率，同时由于读取晶体管上方的介质层足够厚，读取晶体管源漏的电子不可以通过直接隧穿的方式进入光电子存储层，导致暗电流的产生。