[发明专利]提供高完整性处理的方法

说明书

背景技术

计算机处理模块可在源处提供高完整性和高可用性来确保精确地检测和隔离故障并且误报警被最小化。高完整性模块对于飞行器甚至更重要，由此未被迅速和准确检测并且隔离的故障可导致操作困难。对于高完整性处理系统的常规设计需要昂贵的定制电路以便在模块上的两个或更多的微处理器之间实现指令水平的锁步(lockstep)处理。此外，现代的微处理器不具有由于提高的组件集成和在处理时间中引入变化性的特征而采用锁步运行的能力。

发明内容

在一个实施例中，在具有至少两个冗余处理通道(lane)的高完整性处理系统中提供同步和完整性检查的方法(其中每个通道具有应用处理器(AP)，其中这些AP采用非锁步配置来运行相同的应用软件并输出需要访问可寻址空间的事务)，包括输出来自第一AP的第一事务，在执行该第一事务之前将该第一事务存储在第一缓冲器中，输出来自第二AP的第二事务，比较该第一事务和第二事务来确定它们是否匹配，以及当它们匹配时使在它们对应的通道中的第一事务和第二事务的处理生效。

附图说明

在图中：

图1是根据本发明的第一实施例的高完整性处理系统的示意图示。

图2A-2D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的一部分。

图3A-3D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。

图4A-4D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。

图5A-5C示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。

图6A-6F示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。

图7A-7D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。

图8A-8J示意地图示根据第三实施例、在高完整性处理系统中提供同步和完整性检查的方法的备选部分。

具体实施方式

在当前计算的源处的高完整性需要在指令水平采用锁步运行的至少两个处理通道，或至少两个处理通道和监视器。如果在模块的每个处理通道上运行的软件接收相同的输入(数据、中断、时间，等)并且在发送输出之前或在接收新的输入之前对数据执行相同“量”的处理，则每个通道将在没有故障的情况下产生完全相同的输出。一般地，当在模块上运行的软件接收输入时，这些输入在两个通道上必须完全相同并且两个通道必须在它们确切地处于相同的状态时接收这些输入。当在模块上运行的软件发送输出时，来自两个通道的数据在其输出之前必须进行比较。为了确保输出数据比较不失败(因为不正确的状态同步)，对产生输出数据负责的软件的部分在可以比较这些输出并且然后相继传送之前必须在两个通道中达到相同的状态。

本发明的实施例提供不需要处理器的锁步操作并且允许不同的处理器的同步和完整性检查的方法。图1图示根据本发明的第一实施例的高完整性、非锁步处理系统10的非限制性示例，该处理系统10具有第一处理通道12和第二处理通道14，这两个通道是相互冗余的。预想处理系统10可具有更多冗余处理通道，但为了清楚和便于解释将只示出和描述两个冗余处理通道。

因为第一处理通道12和第二处理通道14两者都是冗余的，将只描述第一处理通道12的组件。在第二处理通道14中，类似的组件将用增加20的类似数字标识，其中要理解第一处理通道12的类似组件的描述适用于第二处理通道14的组件。

第一处理通道12可包括第一CPU 20，其具有集成AP 22和存储器24。高速接口26可操作地耦合于CPU 20并且提供对其的访问。预想该高速接口26可以是具有足够带宽的任何接口。作为非限制性示例，高速接口可以是PCI Express。

事务存储器28可包括在第一处理通道12中并且可充当缓冲器以及存储对I/O或来自CPU 20和40两者的可寻址空间的访问。这可包括存储读和写访问两者。复制的事务存储器28已经被图示并且可包括在第一处理通道12中用于冗余目的。