[发明专利]PLC输出数据刷新、读写与时序控制器

说明书

技术领域

本发明涉及一种PLC输出数据刷新、读写与时序控制器，尤其涉及一种基于FPGA并行操作控制的特点，应用FPGA设计硬连接控制电路组成的PLC输出数据刷新、读写与时序控制器。

背景技术

PLC的开关量输出端口的控制主要采用输出锁存器的输出端与输出驱动电路连接，输出锁存器的输入端与输出映像存储器的输出端连接，在PLC输出刷新过程中将输出映像存储器的每个位单元的内容传输给输出锁存器相对应的位单元中；PLC在用户程序执行过程中对输出映像存储器进行读和写操作，对于以4个输出软元件为单位组成一组信息，类似于：K3Y4，共有3组信息，即：Y4~Y7；Y8~Y11；Y12~Y15组成12位信息，数据线的最低位D0为Y4的值；在应用ARM微处理器作为PLC控制核心的系统中，在执行读取这类数据信息的指令时，根据PLC执行操作数类型从输出映像存储器读出8位、16位或32位输出信息，然后在处理子程序中按照指令的要求左移以4为倍数的若干位数据，即将数据信息的首个软元件信息左移至D0位，再将高位不需要的数据位清0；在执行写入这类数据信息的指令时，需要从输出映像存储器读出8位、16位或32位输出信息暂存在一个寄存器中，然后在处理子程序中按照指令的要求将该寄存器需要写入的信息位清0，保留不需要修改的所有位的信息，再将待写入的信息暂存在另一个寄存器中，并右移以4为倍数的若干位数据，即将待写入数据信息的首个软元件信息右移至到相对应的位，再将高位和低位不需要的数据位清0，然后两个寄存器内容进行或运算，最后传输给输出映像存储器；这样，在PLC执行读取和写入这类数据信息的指令的情况下，应用ARM微处理器作为PLC控制核心的系统中，PLC其处理过程需要执行多条ARM指令，对PLC执行用户程序的速度产生影响，不利于提高PLC执行用户程序的速度。

发明内容

本发明的目的在于提供一种能够实现并行操作的PLC输出数据刷新、读写与时序控制器；采用该控制器可以实现PLC在执行读取这类数据信息命令时，向PLC输出数据刷新、读写与时序控制器发送一个脉冲写入读取这类数据信息的命令、输出软元件Y编号和Y组值，在控制器内部产生的时序脉冲作用下，自主按照命令要求完成数据的组织，然后控制器向系统发出数据读出请求，系统响应数据读出请求，向控制器发出读脉冲，32位数据即可读入PLC系统；PLC执行写入这类数据信息命令时，一个脉冲写入这类数据信息写入的命令、写入软元件Y编号和Y组值，一个脉冲写入需要写入的32位数据，然后在内部时序脉冲的作用下，自主按照命令要求完成数据写入输出映像存储器的过程；充分应用FPGA的并行操作处理功能，减少了PLC的微处理器对这类数据读写操作处理的时钟个数，进而大大地提高PLC执行用户程序的速度。

解决上述技术问题的技术方案是：一种PLC输出数据刷新、读写与时序控制器，包括命令和地址控制模块、32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器；

所述命令和地址控制模块分别与32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器连接；

所述32入4位出存储器还与数据传送控制模块和PLC输出映像存储器连接；

所述4入32位出存储器还与数据传送控制模块和PLC输出映像存储器连接；

所述数据传送控制模块还与PLC输出映像存储器和脉冲发生器连接；    

所述PLC输出映像存储器还与数据锁存器与输出端口连接； 

所述命令和地址控制模块当系统地址总线的地址值是PLC输出数据刷新、读写与时序控制器的地址值，所述命令和地址控制模块在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出软元件Y编号和Y组值并予以输出，控制脉冲发生器的启动或复位操作，向32入4位出存储器发出写入32位数据信号，或者向4入32位出存储器发出读出32位数据信号；所述命令和地址控制模块的所有命令输出信号为“0”有效；

所述32入4位出存储器在执行数据信息写入命令阶段，在命令和地址控制模块输出32位数据写入信号作用下，将系统数据总线的32位数据存储在32入4位出存储器中，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存储到PLC输出映像存储器中；

所述4入32位出存储器在执行数据信息读取命令阶段，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存入所述4入32位出存储器中；在系统RD信号的作用下，将32位数据传输到系统数据总线上；