[发明专利]半导体器件和包括半导体器件的半导体系统

权利要求书

1.一种半导体器件，包括：

通过半导体芯片穿通线电耦接的两个或更多个存储芯片，

其中，所述存储芯片中的每个包括：

多个全局线，所述多个全局线被配置成传送储存在存储器单元中的多个数据；

多路复用器MUX单元，所述MUX单元被配置成接收加载在所述多个全局线上的所述多个数据以输出测试数据；

选择单元，所述选择单元插入在所述多个全局线中的两个或更多个全局线中，并且被配置成在测试模式下输出所述测试数据而不输出加载在所述两个或更多个全局线上的数据；以及

输出单元，所述输出单元耦接至所述多个全局线，并且被配置成在正常模式下输出所述多个数据，以及在所述测试模式下基于与所述存储芯片有关的信息来输出从耦接至所述选择单元的所述两个或更多个全局线中的任一个接收的测试数据。

2.如权利要求1所述的半导体器件，其中，相应的存储芯片的输出单元共同地电连接至I/O焊盘。

3.如权利要求2所述的半导体器件，还包括阻挡单元，所述阻挡单元被配置成在所述测试模式下阻挡所述多个全局线的数据的传输。

4.如权利要求2所述的半导体器件，其中：

所述输出单元包括与相应的全局线连接的多个控制缓冲器，并且

在所述测试模式下，所述多个控制缓冲器之中的用于接收所述测试数据的控制缓冲器被激活，而其余的控制缓冲器都被去激活。

5.一种半导体器件，包括：

通过半导体芯片穿通线电耦接的两个或更多个存储芯片，

其中，所述存储芯片中的每个包括：

多个全局线，所述多个全局线被配置成传送储存在存储器单元中的多个数据；

多路复用器MUX单元，所述MUX单元被配置成接收加载在所述多个全局线上的所述多个数据以输出测试数据；

选择单元，所述选择单元插入在所述多个全局线中的两个或更多个全局线中，并且被配置成在测试模式下输出所述测试数据而不输出加载在所述两个或更多个全局线上的数据；

控制单元，所述控制单元被配置成响应于测试模式信号而基于接收到的芯片信息来产生输出使能信号和两个或更多个测试输出使能信号；以及

输出单元，所述输出单元被配置成包括连接在所述全局线与I/O焊盘之间的多个控制缓冲器，

其中，所述多个控制缓冲器之中的与连接至所述选择单元的所述两个或更多个全局线相连接的控制缓冲器由相应的测试输出使能信号来控制，而其余的控制缓冲器由所述输出使能信号来控制。

6.如权利要求5所述的半导体器件，其中，所述存储芯片共用所述I/O焊盘。

7.如权利要求6所述的半导体器件，其中，所述存储芯片接收唯一的芯片信息。

8.如权利要求6所述的半导体器件，还包括阻挡单元，所述阻挡单元被配置成在所述测试模式信号被激活时阻挡所述多个全局线的数据的传输。

9.如权利要求6所述的半导体器件，其中，所述控制单元包括：

芯片选择信号发生器，所述芯片选择信号发生器被配置成将所述芯片信息译码成多个芯片选择信号；以及

输出使能信号发生器，所述输出使能信号发生器被配置成响应于所述多个芯片选择信号和所述测试模式信号来产生所述输出使能信号以及与相应的芯片选择信号相对应的测试输出使能信号。

10.如权利要求9所述的半导体器件，其中，所述芯片选择信号发生器激活所述多个芯片选择信号之中的与相关的存储芯片相对应的芯片选择信号。

11.如权利要求9所述的半导体器件，其中：

当所述测试模式信号被去激活时，所述输出使能信号发生器激活所述输出使能信号和所述测试输出使能信号；以及

当所述测试模式信号被激活时，所述输出使能信号发生器响应于所述芯片选择信号中的每个的激活状态而去激活所述输出使能信号并且激活所述测试输出使能信号中的每个。

12.如权利要求6所述的半导体器件，其中，所述MUX单元包括多个MUX，所述多个MUX被配置成将所述多个全局线分成组，每个MUX被配置成响应于列地址而将加载在所述全局线上的数据中的一个输出作为所述测试数据中的一个。