[发明专利]一种深硅通孔刻蚀方法

说明书

技术领域

本发明涉及等离子体处理领域，尤其涉及一种深孔硅刻蚀方法以获得更佳的侧壁形貌。

背景技术

半导体制造技术领域中，在MEMS（Micro-Electro-Mechanical Systems，微机电系统）和3D封装技术等领域，通常需要对硅等材料进行深通孔刻蚀。例如，在晶体硅刻蚀技术中，深硅通孔(Through-Silicon-Via，TSV)的深度达到几百微米、其深宽比甚至远大于10，通常采用深反应离子刻蚀方法来刻蚀体硅形成。所述的硅材料主要是单晶硅。在完成刻蚀后还有向刻蚀形成的孔或槽中填充导体材料如铜，填充方法可以是利用化学气相沉积（CVD）或者物理气象沉积（PVD）过程。由于上述沉积的铜材料是从上向下沉积的，所以刻蚀形成的TSV孔洞开口形状最佳需要梯形开口，或者具有垂直侧壁的开口。

现有典型的刻蚀技术是利用交替进行的刻蚀-沉积步骤对硅进行快速刻蚀，这一刻蚀方法又叫Bosch刻蚀法。在采用bosch刻蚀法进行蚀刻时，形成的孔洞侧壁呈轻微的弧形（bowing）。如图1a所示的剖面图，刻蚀形成的孔洞在上端和下端都比中间段直径较小。其中最上端开口处的放大图如图1b所示刻蚀材料层结构包括：掩膜层10（如光刻胶PR），掩膜层10下方是待刻蚀的晶体硅材料层20，刻蚀形成孔洞200。这样的开口结构不利于下一步的导电材料沉积，上方较小的开口侧壁会阻挡下方孔洞内导电材料的进一步沉积，很可能会在孔洞进行导电材料填充步骤后，孔洞内仍然存在空腔。这些空腔的存在不仅会恶化导电特性甚至会造成需要导通的线路断开。通过传统Bosch刻蚀法中可调参数的调节无法消除这一不利的侧壁形貌。这就造成采用传统Bosch刻蚀法形成的孔洞在后续加工中带来问题，最终导致整个产品的废弃，造成很大的浪费与损失。所以业界需要一种简单有效的刻蚀方法改进深孔硅刻蚀方法。

发明内容

本发明的目的是提供一种深孔硅刻蚀方法使刻蚀形成的孔洞形貌更适合于后续的导电材料填充。所述深孔硅刻蚀方法用于刻蚀硅基片，所述硅基片上包括一图形化的掩膜层，所述刻蚀方法包括：第一刻蚀阶段，以所述图形化的掩膜层为掩膜刻蚀硅基片形成第一深度的开口，所述开口两侧侧壁的间距从顶部向下逐渐减小，在第一刻蚀阶段结束后进入主刻蚀阶段，所述主刻蚀阶段包括交替进行的刻蚀和沉积步骤，在刻蚀步骤中通入刻蚀气体对硅基片进行刻蚀，在沉积步骤中通入氟碳化合物气体对刻蚀形成的开口侧壁进行保护,所述主刻蚀阶段刻蚀硅基片从所述第一深度到第二深度，同时使所述第一深度处的侧壁间距增大。

其中所述图形化的掩膜层具有第一关键尺寸，在完成主刻蚀阶段后所述掩膜层具有第二关键尺寸，所述第二关键尺寸大于所述第一关键尺寸，第一关键尺寸选自4-6um，第二关键尺寸选自7-8um。

第一刻蚀阶段的刻蚀气体包括SF6、C4F8、O2。所述第一深度的开口上端侧壁间的间距大于所述第一关键尺寸。

其中所述的主刻蚀阶段刻蚀的第二深度大于30um。主刻蚀阶段中的刻蚀步骤通入的刻蚀气体选自SF6和NF3之一。

所述第一深度开口的侧壁间距小于1.1倍的开口上端侧壁间的间距，其中第一深度大于1um小于6um。

附图说明

图1a为现有技术中刻蚀形成深硅通孔的整体剖面示意图；

图1b为现有技术中刻蚀形成深硅通孔上端的局部放大示意图；

图2为利用本发明提供的刻蚀方法在刻蚀中间过程中形成的深硅通孔上端局部放大示意图；

图3为利用本发明提供的刻蚀方法在刻蚀完成时深硅通孔上端的局部放大示意图；

图4为利用本发明提供的刻蚀方法完成刻蚀时深硅通孔上端局部的剖面图。

具体实施方式

以下结合图2～图4，通过优选的具体实施例，详细说明本发明。