[发明专利]提高埋电阻印制线路板电阻值精度的方法

说明书

技术领域

本发明涉及埋元件式印制线路板，尤其涉及一种提高埋电阻印制线路板电阻值精度的方法。

背景技术

为了提高产品组装密度和性能以及减小产品的体积、重量，而将无源器件集成到线路板是一种有效途径，由此埋电阻印制线路板应运而生。埋电阻印制线路板在高速传输电路设计上具有如下优势：提高线路的阻抗匹配，缩短信号传输的路径，减少了寄生电感，消除了表面贴装或插件工艺中产生的感抗，减少信号串扰、噪声和电磁干扰。

埋电阻印制线路板常采用埋阻油墨（Asahi的TU-XX-08系列）作为埋电阻进行加工，由于受丝印工艺和设备的限制，不能制作小尺寸电阻，电阻线宽必须大于15mil；同时丝印制作的难度极大，精度差，重现性差，稳定性差，在当前生产条件下，该工艺方法推广进度慢，大部分处于样板及小批量生产阶段。因此，实现埋电阻印制线路板的大批量生产，并能加工小尺寸电阻，获得高精度的阻值的技术问题有待本领域的技术人员进一步解决。

发明内容

本发明的目的在于提供一种提高埋电阻印制线路板电阻值精度的方法，其制得的埋电阻印制线路板的埋电阻阻值的精度高，且能加工出小尺寸电阻，同时实现埋电阻印制线路板的大批量生产。

为实现上述目的，本发明提供一种提高埋电阻印制线路板电阻值精度的方法，包括如下步骤：

步骤1、提供具有埋阻层的板材，其包括绝缘介质层、位于绝缘介质层上的埋阻层及位于埋阻层上的铜箔层；

步骤2、所述铜箔层上贴第一光阻膜，第一次曝光，将菲林负片的线路图形印刷到该第一光阻膜上，第一次显影，所述线路图形由电阻线路和正常线路组成，所述电阻线路的线宽的长边单边加大6mil，宽边单边加大1.25mil；

步骤3、第一次蚀刻显影部分的铜箔层，至裸露出所述埋阻层，然后进行第二次蚀刻，将裸露出的埋阻层蚀刻至所述绝缘介质层裸露出来，再清除剩余的第一光阻膜；

步骤4、贴第二光阻膜，第二次曝光，将菲林正片的电阻图形印刷到覆盖在所述电阻线路上的第二光阻膜上，第二次显影，所述电阻图形的线宽的长边单边缩小0.6mil，宽边单边加大6mil；

步骤5、进行第三次蚀刻，将电阻图形部分的铜箔蚀刻除去，并清除剩余的第二光阻膜；

步骤6、对板材的表面进行黑化处理，黑化的微蚀量控制在1.1-1.5um，然后，在计算机辅助制造时，对所述菲林正片的电阻图形做出-12%的额外补偿，从而制得电阻值精度提高的埋电阻。

所述第一次曝光时，所述正常线路的线宽的宽边单边加大1.25mil。

所述第一次蚀刻为酸性蚀刻，其蚀刻因子大于3。

所述第二次蚀刻为酸性蚀刻，蚀刻时间为4-5min。

所述第二次蚀刻的蚀刻药水在84-86℃下采用250g/l的五水硫酸铜与浓硫酸混合而成，其中浓硫酸占总溶液体积的0.3%。

所述第三次蚀刻为碱性蚀刻，PH值为7.6-8.4，蚀刻温度为47-53℃，所述埋阻层朝下，蚀刻下压力为18-22PSI。

所述埋阻层为平板夹层电阻材料。

所述板材为覆铜板。

还包括如下步骤：

步骤7、根据埋电阻印制线路板所需的层数进行芯板和半固化片的叠加，然后进行层压，钻孔；

步骤8、对所述钻孔进行沉铜及层压后板材的表面加厚铜，然后进行外层干膜，接着外层图形电镀；

步骤9、对该外层电镀图形进行碱性蚀刻，从而形成外层线路，完成埋电阻印制线路板主要工序的制作。

本发明的有益效果：本发明提高埋电阻印制线路板电阻值精度的方法，首先，采用平板夹层电阻材料（Ohmega-ply）作为埋阻层制作埋电阻PCB具备可批量生产的稳定性和重现性，降低了加工难度，实现了大批量生产，具备商业化前景；其次，制作的小尺寸电阻的电阻线宽可达8mil；最后，可获得高精度电阻值，20mil线宽的阻值精度±7%，10mil线宽的阻值精度±10%，CP_k≥1.33。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图1为本发明提高埋电阻印制线路板电阻值精度的方法的流程图；

图2A-图2H为本发明埋电阻图形制作流程示意图；