[发明专利]鳍结构及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种鳍结构及其制造方法。

背景技术

随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。因此，沟道区形成于鳍中，且其宽度主要由鳍的高度决定。然而，在集成电路制造工艺中，难以控制晶片上形成的鳍的高度相同，从而导致晶片上器件性能的不一致性。

发明内容

本公开的目的至少部分地在于提供一种鳍结构及其制造方法。

根据本公开的一个方面，提供了一种制造鳍结构的方法。根据一示例，该方法可以包括：对衬底进行构图，以在衬底的选定区域上形成初始鳍；在衬底上形成电介质层，使得电介质层实质上覆盖初始鳍，其中位于初始鳍顶部的电介质层厚度充分小于位于衬底上的电介质层厚度；以及对电介质层进行回蚀，以露出初始鳍的一部分，其中，初始鳍的露出的所述部分用作鳍。

根据本公开的另一方面，提供了一种鳍结构。根据一示例，该鳍结构可以包括：衬底；在衬底上由衬底构图而形成的多个鳍；以及在衬底上形成的、部分地填充相邻鳍之间的间隙的电介质层，其中，每一鳍的顶面大致持平，电介质层的顶面大致持平。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-6是示出了根据本公开实施例的制造鳍结构流程的示意图；

图7和8示出了在根据本公开实施例的鳍结构上进一步形成的半导体器件的示意图；

图9-13是示出了根据本公开另一实施例的制造鳍结构流程的示意图；以及

图14示出了在根据本公开另一实施例的鳍结构上进一步形成的半导体器件的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

为控制鳍的高度，常规的思想是控制鳍构图工艺中的参数。例如，在通过刻蚀衬底形成鳍的情况下，可以通过刻蚀参数来控制刻蚀深度，并因此控制所形成的鳍的高度。与此不同，根据本公开的一些实施例，并不刻意去精确控制鳍构图工艺，而是在通过构图在衬底上形成初始鳍之后，再在衬底上形成电介质层以基本上覆盖初始鳍。然后，可以对电介质层进行回蚀，以露出初始鳍的一部分。这样，以初始鳍的露出部分作为最终器件的鳍，其高度基本上由其顶面到电介质层的顶面的距离决定。

根据本公开的一个实施例，可以如此形成电介质层，使得电介质层基本上覆盖初始鳍时(即，在多个初始鳍的情况下基本上填充初始鳍之间的间隙时)，位于初始鳍顶部的电介质层厚度充分小于位于衬底上的电介质层厚度，例如初始鳍顶部的电介质层厚度可以小于位于衬底上的电介质层厚度的三分之一，优选为四分之一。例如，这可以通过高密度等离子体(HDP)淀积来实现。另外，在形成多个初始鳍的情况下，位于每一初始鳍的顶面之上的电介质材料的厚度可以小于与其相邻的初始鳍之间间距的二分之一。这样，在随后的回蚀中，可以减少刻蚀深度，从而能够增加刻蚀控制精度。

本公开可以各种形式呈现，以下将描述其中一些示例。

首先，参照图1-6，描述根据本公开一实施例的制造鳍结构的流程。

如图1所示，提供衬底1000。该衬底1000可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。