[发明专利]找到通孔弱连接的方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种找到通孔弱连接的方法。

背景技术

在集成电路工艺中，如果发生通孔的弱连接，有三种情况，即弱连接发生在通孔的底部，如图1a；弱连接发生在通孔的中部，如图1b；或者弱连接发生在通孔的顶部，如图1c；其中N为不小于1的自然数。在发生这种失效的时候，电压衬度(voltage contrast)无能为力，因为其只对通孔完全开路(open)有作用，对于弱连接则不会出现差别。另外，传统导电性原子力显微镜(C-AFM)模式也比较困难，因为此通孔和衬底(sub)并无导电连接，在通孔和衬底之间，无论有没有异常，均不能产生漏电，所以不能获取有效电流图像。

发明内容

本发明所要解决的技术问题是提供一种找到通孔弱连接的方法，能在不破坏弱连接形貌的情况下，找到弱连接的真正机理。

为解决上述技术问题，本发明提供的一种找到通孔弱连接的方法，包括：

步骤1、若弱连接发生在第N层通孔底部，则从芯片背面开始研磨一直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔顶部，则从芯片正面开始研磨一直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔中部，则任意采用上述一种操作。

步骤2、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，然后通过后续聚焦离子束以及投射电子显微镜，获得弱连接失效的真正机理。

进一步的，步骤1中所述的弱连接发生在第N层通孔底部，则从芯片背面开始研磨一直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔，具体的为：

a、把所述芯片正面黏贴在导电基板上，然后从所述芯片背面开始研磨，一直研磨至所述第N层metal停止；

b、把所述导电基板从所述芯片正面去除，然后在所述芯片背面黏贴所述导电基板，然后从所述芯片正面开始研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔。

进一步的，步骤1中所述的弱连接发生在第N层通孔顶部，则从芯片正面开始研磨一直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔，具体的为：

a、把所述芯片背面黏贴在导电基板上，然后从所述芯片正面开始研磨，一直研磨至所述第N+1层metal停止；

b、把所述导电基板从所述芯片背面去除，然后在所述芯片正面黏贴所述导电基板，然后从所述芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔。

进一步的，在所述步骤1之前还包括验证通孔位置的步骤，具体的为对芯片正面或背面中的一面进行研磨，直至暴露出所述第N层通孔，观察是否存在弱连接，用于判断弱连接的位置。

进一步的，所述导电基板用导电铜胶替换。

本发明提供的一种找到通孔弱连接的方法，可以在不破坏弱连接形貌的情况下，找到无论发生在通孔底部、中部、顶部的弱连接的真正机理。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1a是弱连接发生在通孔底部示意图；

图1b是弱连接发生在通孔顶部示意图；

图1c是弱连接发生在通孔中部示意图；

图2是研磨前芯片的剖面示意图；

图3a-3c是本发明找到通孔弱连接的方法的实施例流程示意图。

主要附图标记说明：

第N层通孔11        第N+1层metal 12

第N层metal13       正面绝缘介质层及其他层14

背面绝缘介质层及其他层15    衬底16

导电基板17

具体实施方式

为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。

如图2所示，为研磨前芯片的剖面图，从下往上分别包括衬底16、背面绝缘介质层及其他层15、第N层metal(金属层)13、第N层通孔11、第N+1层metal(金属层)12及正面绝缘介质层及其他层14。其中N表示不小于1的自然数。

本发明提供的一种找到通孔弱连接的方法，包括：