[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及用于集成具有不同栅长的金属氧化物半导体场效应晶体管(MOSFET)的半导体器件及其制造方法。

背景技术

随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了使用包括高K栅介质和金属栅极导体的栅堆叠。为避免栅堆叠的性能退化，包括这种栅堆叠的半导体器件通常利用替代栅工艺来制造。替代栅工艺涉及在栅侧墙之间限定的孔隙中形成高K栅介质和金属栅极导体。然而，由于器件尺寸的缩小，要在如此小的栅极开口中形成高K栅介质和金属导体越来越困难。

因此，仍然期望制造和集成小栅极尺寸的MOSFET的方法。尤其期望在一个半导体衬底集成不同栅长的MOSFET的方法。

发明内容

本公开的目的至少部分地在于提供一种集成具有不同栅长的MOSFET的方法。

根据本公开的方法，提供一种制造半导体器件的方法，包括：在半导体衬底中形成具有第一栅长的第一MOSFET；以及在半导体衬底中形成具有第二栅长的第二MOSFET，其中第二栅长小于第一栅长，其中，第二MOSFET具有侧墙形式的栅堆叠，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体衬底隔开。

根据本公开的另一方面，提供一种半导体器件，包括：半导体衬底；位于半导体衬底中的具有第一栅长的第一MOSFET；以及位于半导体衬底中的具有第二栅长的第二MOSFET，其中第二栅长小于第一栅长，其中，第二MOSFET具有侧墙形式的栅堆叠，该栅堆叠包括栅极导体和栅极电介质，栅极电介质位于栅极导体与半导体衬底之间。

本公开针对第一MOSFET和第二MOSFET形成不同结构的栅堆叠，其中第一MOSFET包括常规的栅堆叠，第二MOSFET包括侧墙形式的栅堆叠。因此，第二MOSFET的栅长可以比第一MOSFET的栅长小很多。本公开提供了在一个半导体衬底上集成不同栅长的MOSFET的方法。在本公开的优选实施例中，首先形成牺牲侧墙，然后采用栅堆叠替代牺牲侧墙，这可以减少掩模的使用以及对复杂的光刻工艺的需求，从而降低制造成本。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-11是示出了根据本公开的第一实施例的制造半导体器件流程的示意图。

图12-19是示出了根据本公开的第二实施例的制造半导体器件流程的一部分步骤的示意图。

图20-27是示出了根据本公开的第三实施例的制造半导体器件流程的一部分步骤的示意图。

具体实施方式

以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。