[发明专利]用于处理存储设备内不按顺序报告的系统和方法

说明书

技术领域

本发明涉及用于检测和/或解码信息的系统和方法，并且更具体地涉及用于数据处理系统内不按顺序处理的系统和方法。

背景技术

已经开发出包括存储系统的各种数据传输系统。这样的数据传输系统涉及将编码信息写入存储介质，以及随后沿从存储介质到主机的方向传输数据并解码传输的信息。数据解码用数据处理电路来完成，其中数据处理电路可以包括处理信息并随后将经过处理的信息输送至引导主机的一个或多个数据检测器电路以及一个或多个数据解码器电路。传输至引导主机的数据经常以相对较大的数据块传输，引导主机可能会从中访问相关的部分。在某些情况下，数据处理电路无法收敛于最初写入的数据集，并且必须执行一次或多次重试以试图获取最初写入的数据。这样的重试会明显延迟从数据处理电路到主机的数据块传输。

因此，至少出于上述理由，在本领域内存在对用于数据处理的先进系统和方法的需求。

发明内容

本发明涉及用于检测和/或解码信息的系统和方法，并且更具体地涉及用于数据处理系统内不按顺序处理的系统和方法。

本发明的各种实施例提供了数据存储系统，其中包括：主机、存储介质和数据处理电路。主机可操作用于请求包括第一输出和第二输出的有序数据集。第一输出在有序数据集中领先于第二输出。存储介质保留有序数据集。数据处理电路可操作用于从存储介质中访问有序数据集并处理对应于第一输出的第一处理输入和对应于第二输出的第二处理输入以得到第一输出和第二输出。第二输出在第一输出之前可用。主机进一步可操作用于在第一输出之前先接收第二输出。在本发明的某些实施例中，数据处理电路被实施为集成电路。

在上述实施例中的某些情况下，主机可操作用于指示对应于第二输出的有效状态以及指示第一输出的无效状态。在某些情况下，主机在接收到第二输出后可操作用于指示对应于第二输出的有效状态以及指示第一输出的无效状态。在不同的情况下，主机在接收到第一输出后可操作用于修改第一输出的指示无效状态以指示第一输出的有效状态。

在上述实施例中的不同情况下，数据处理电路包括：数据检测器电路，可操作用于对第一处理输入应用数据检测算法以得到第一检测输出以及对第二处理输入应用数据检测算法以得到第二检测输出；数据解码电路，可操作用于对由第一检测输出得出的第一解码器输入应用数据解码算法以得到第一解码输出以及对由第二检测输出得出的第二解码器输入应用数据解码算法以得到第二解码输出。第一输出由第一解码输出得出，而第二输出则由第二解码输出得出。在某些情况下，数据解码算法是低密度奇偶校验算法。在不同的情况下，数据检测算法可以是但不限于最大后验概率数据检测算法以及Viterbi数据检测算法。数据处理电路可操作用于至少部分地根据满足的重试状态在向主机报告第一输出之前先向主机报告第二输出。在某些情况下，重试状态在出现超时状态时得到满足。

本发明的另一些实施例提供了包括主机电路的存储控制系统。主机电路可操作用于从存储设备中请求有序数据集。有序数据集包括：第一输出和第二输出，其中第一输出在有序数据集中领先于第二输出。主机进一步可操作用于在接收第一输出之前先从存储设备接收第二输出。在接收到第二输出后，主机指示第二输出的有效状态以及第一输出的无效状态。在接收到第一输出后，主机修改第一输出的无效状态以指示第一输出的有效状态。在某些情况下，存储控制系统被实施为数据存储设备的一部分。在不同的情况下，系统被实施为集成电路。

本发明的又一些实施例提供了用于存储设备内的数据处理方法。所述方法包括：提供对有序数据集的请求，有序数据集具有对应于第一解码器输入的第一输出以及对应于第二解码器输入的第二输出。第一输出在有序数据集中领先于第二输出。所述方法进一步包括：在接收第一输出之前先从存储设备接收第二输出；在接收到第二输出后，指示第二输出的有效状态以及第一输出的无效状态；并且在接收到第一输出后，修改第一输出的无效状态以指示第一输出的有效状态。