[发明专利]一种用于全电感电流波形的检测电路及方法

权利要求书

1.一种用于全电感电流波形的检测电路，其特征在于，包括高侧开关、低侧开关、ISP模块、ISN模块和采样电阻；

所述高侧开关与所述低侧开关串联连接在输入电压与地之间；所述高侧开关与所述低侧开关的串联连接端用于连接电感；所述高侧开关的控制端用于连接高侧开关控制信号，所述低侧开关的控制端用于连接低侧开关控制信号；

所述ISP模块的三端分别与所述高侧开关的三端连接，所述ISP模块的第四端与所述采样电阻的一端连接；

所述ISN模块的三端分别与所述低侧开关的三端连接，所述ISN模块的第四端与所述采样电阻的一端连接；

所述采样电阻的另一端接地。

2.如权利要求1所述的检测电路，其特征在于，所述高侧开关为第一PMOS管，所述低侧开关为第一NMOS管，所述第一PMOS管的栅极用于连接高侧开关控制信号，所述第一PMOS管的源极连接所述输入电压，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的栅极用于连接低侧开关控制信号，所述第一NMOS管的源极接地。

3.如权利要求1所述的检测电路，其特征在于，所述ISP模块包括：第二PMOS管、第三PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第一开关、第二开关以及用于提供偏置电流的第一恒流源、第二恒流源；

所述第二PMOS管与所述第八PMOS管串联连接在所述输入电压与用于提供偏置电流的恒流源的正输入端之间；

所述第三PMOS管与所述第九PMOS管串联连接在所述输入电压与用于提供偏置电流的第二恒流源的正输入端之间；

第一恒流源的负端和第二恒流源的负端均接地；

所述第二PMOS管的栅极与所述第三PMOS管的栅极连接后用于连接高侧开关控制信号；

所述第八PMOS管的栅极与所述第九PMOS管的栅极连接后还与所述第九PMOS管的漏极连接；

所述第二PMOS管与所述第八PMOS管的串联连接端通过所述第一开关与所述第一PMOS管的漏极连接；

所述第十PMOS管的栅极与所述第八PMOS管的漏极连接；所述第十PMOS管的源极连接至所述第三PMOS管与所述第九PMOS管的串联连接端；所述第十PMOS管的漏极通过所述第二开关与所述采样电阻的一端连接。

4.如权利要求3所述的检测电路，其特征在于，所述第一PMOS管、第二PMOS管和第三PMOS管宽长比的比例为(N-1)∶1∶1。

5.如权利要求1所述的检测电路，其特征在于，所述ISN模块包括：第四PMOS管、第五PMOS管、第二NMOS管、第三NMOS管、误差放大器、第三开关；

所述第五PMOS管、第三NMOS管和第二NMOS管依次串联连接在所述输入电压与所述第一NMOS管的漏极之间；

所述误差放大器的反相输入端连接至所述第三NMOS管与所述第二NMOS管的串联连接端，所述误差放大器的正相输入端接地，所述误差放大器的输出端连接至所述第三NMOS管的栅极；

所述第二NMOS管的栅极与所述第一NMOS管的栅极连接；

所述第四PMOS管的源极连接至所述输入电压，所述第四PMOS管的栅极与所述第五PMOS管的栅极和漏极连接；所述第四PMOS管的漏极通过所述第三开关与所述采样电阻的一端连接。

6.如权利要求5所述的检测电路，其特征在于，所述第一NMOS管与所述第二NMOS管宽长比的比例为(N-1)∶1。