[发明专利]模乘法器

说明书

技术领域

本发明属于计算机和集成电路领域，尤其涉及一种高速乘法器的设计。

背景技术

在介绍乘法器之前，先对余数系统(RNS，Residue Number Systems)做一说明。余数系统RNS是一种通过一组两两互质余数基的余数来描述数字的数值表征系统。由L个余数基{m₁,m₂,…,m_L}组成，整数X，0≤X<M，其中M=m₁×m₂×…×m_L，在RNS系统中X由{x₁,x₂,…,x_L}唯一表示，其中表示X对于模m_i的余数。由中国余数定理可知，当余数系统转化为二进制时，X由得到，由此可见，模M的运算对整个余数系统是非常重要的。

{2ⁿ,2ⁿ-1,2ⁿ+1}是最重要也是应用最广泛的运算通道，当考虑area×time²时，它们提供了最有效的电路。当{m₁,m₂,…,m_L}为{2ⁿ,2ⁿ-1,2ⁿ+1}通道时，M＝2³ⁿ-2ⁿ，由此可见，在余数系统与二进制运算系统的互转过程中，模M即模(2³ⁿ-2ⁿ)的运算显得尤为重要。现有的方法一般是采用文献A.A.Hiasat,“New Efficient Structure for a Modular Multiplier for RNS”,IEEETrans.Computers,vol.49,no.2,pp.170-174,Feb.2000.中的设计方法来设计模(2³ⁿ-2ⁿ)乘法器。该方法的缺点是硬件资源开销比较大,需要两个乘法器、两个加法器、一个CSA(CarrySave Adder)压缩器阵列和一个组合逻辑电路；延迟比较大，在关键路径上有两个乘法器、两个加法器和一个CSA(Carry Save Adder)压缩器阵列。

发明内容

本发明的目的是为了解决在余数系统与二进制运算系统的互转过程中，模(2³ⁿ-2ⁿ)乘法器耗费资源，速度较低的问题，提出了一种模(2³ⁿ-2ⁿ)乘法器。

本发明的技术方案是：一种模(2³ⁿ-2ⁿ)乘法器，包括：3n位二进制乘法器，2n位CSA(Carry Save Adder)压缩器阵列，第一2n位二进制加法器，1位反相器，第二2n位二进制加法器。

设A和B为所述模(2³ⁿ-2ⁿ)乘法器的输入，共有3n位，分别为[3n-1:0]，Y为所述模(2³ⁿ-2ⁿ)乘法器的输出，共有3n位，为[3n-1:0]，其中A[u:v]，B[u:v]和Y[u:v]分别表示A、B和Y的第v位到第u位对应的数，#表示位连接符，具体连接关系如下：

所述3n位二进制乘法器的两个输入端分别用于输入所述模(2³ⁿ-2ⁿ)乘法器的两个输入A和B，所述3n位二进制乘法器的输出为P，其中，P为6n位，为[6n-1:0]；