[发明专利]芯片封装构造及其制造方法

说明书

技术领域

本发明涉及一种封装构造，特别是有关于一种可避免电磁干扰的芯片封装构造及其制造方法。

背景技术

现今的半导体芯片封装构造，例如扇出型晶圆级封装构造(Fan-OutWafer-Level-Package)，为实现垂直导通，常常需要进行垂直封胶层的穿胶导通孔（Through Molding Via，TMV）等封胶通孔制作工艺。现有产生封胶通孔的技术包括机械式钻孔(mechanical drilling)、激光钻孔(laser drilling)、化学蚀刻(chemical etching)等等。

目前的封胶通孔制作工艺都是一次形成穿透整个封胶层的封胶通孔。然而，对于具有一定厚度(例如大于100微米)的封胶层欲成形微通孔而言，不管形成封胶通孔或是后续进行通孔电镀的制作工艺等因为封胶通孔深度较大的关系而需要耗费一定成本。例如以激光钻孔而言，欲制作微通孔势必要采用高精度的激光设备，当微通孔的深度因为基材厚度的关系而过深，钻孔时间就会变长，导致激光成本的提高。再者，微通孔过深，在微通孔的孔壁上设置种子层进而电镀导电柱的难度与制程时间都会大幅提升。

故，有必要提供一种芯片封装构造及其制造方法，以解决现有技术所存在的问题。

发明内容

本发明的主要目的在于提供一种芯片封装构造，其包覆芯片的封装胶体的通孔是通过两精度不同的封胶通孔成形工艺来形成，可相对减少使用成本较高的高精度钻孔设备，并加快导封胶通孔制作速度。

为达成前述目的，本发明一实施例提供一种芯片封装构造，所述芯片封装构造包含一芯片、一封胶层、至少一第一孔洞、至少一第二孔洞及至少一导电柱。所述芯片具有一有源表面；所述封胶层具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；所述第一孔洞成形于所述封胶层的第一表面；所述第二孔洞成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；所述导电柱设于所述第一孔洞内。

本发明另一实施例提供一种芯片封装构造的制造方法，其包含下列步骤：提供一芯片，所述芯片具有一有源表面；形成一封胶层以包覆所述芯片，其中所述封胶层具有一第一表面及一相对的第二表面，且所述芯片的有源表面裸露出所述封胶层的第一表面；于所述封胶层的第一表面成形至少一第一孔洞；于所述第一孔洞内成形一导电柱；对应所述第一孔洞的位置，于所述封胶层的第二表面成形连通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔径大于所述第一孔洞的孔径；于所述第二孔洞内设置金属导电层，所述金属导电层与所述导电柱相连接；以及于所述第二孔洞内设置一导电件，所述导电件通过所述金属导电层电连接所述导电柱。

对于厚度较大的封胶层而言，本发明可用高精度的封胶通孔成形工艺在封胶层上需设置小孔径通孔的第一表面上形成所述第一孔洞，而所述第二孔洞则以较低精度且使用成本较低的通孔成形工艺来成形，进而完成贯穿封胶层的封胶通孔的制造工艺，如此一来，让第一孔洞可维持在容易电镀导电柱的深度条件内，而不致于因为通孔过深而导致电镀困难，且相对减少使用成本较高的高精度钻孔设备，并加快穿胶导通孔制作速度。

附图说明

图1是本发明一实施例的芯片封装构造的结构示意图。

图2A是本发明一实施例的芯片封装构造的导电柱的结构示意图。

图2B是本发明一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。

图2C是本发明另一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。

图2D是本发明又一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。

图2E是本发明再一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。

图3是本发明另一实施例的芯片封装构造的结构示意图。

图4是本发明又一实施例的芯片封装构造的结构示意图。

图5A~5G是本发明一实施例的芯片封装构造的制造流程示意图。

具体实施方式

为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。