[发明专利]一种基于Nios II处理器的编码器接口测试装置

权利要求书

1.一种基于Nios II处理器的编码器接口测试装置，包括FPGA芯片（1）和与该FPGA芯片（1）相连的增量式TTL接口模块（2）、增量式正余弦接口模块（3）、绝对式接口模块（4）、显示屏（7）和PS/2接口设备（8），其中，

所述增量式TTL接口模块（2）用于与增量式TTL接口类型的编码器连接，以将其输出的差分信号转换成单端脉冲信号后输入到FPGA芯片（1）；

所述增量式正余弦接口模块（3）用于与增量式正余弦接口类型的编码器连接，以将其输出的差分信号进行滤波、放大调理以及模数转换后输入到所述FPGA芯片（1）中；

所述绝对式接口模块（4）用于与绝对式编码器连接，以将其输出的串行数字信号进行差分信号和单端信号之间相互转换，并与FPGA芯片（1）进行半双工通信；

所述FPGA芯片（1）包括有内嵌在片内的Nios II处理器（11），其对输入的信号进行处理，实现对编码器接口的测试。

2.根据权利要求1所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，所述FPGA芯片中还包括集成在片内并与所述Nios II处理器（11）通过总线分别连接的显示屏接口控制器（17）、增量式TTL接口控制器（12）、增量式正余弦接口控制器（13）、绝对式接口控制器（14）和PS/2接口控制器（18），其中，

所述增量式TTL接口控制器（12）、增量式正余弦接口控制器（13）和绝对式接口控制器（14）分别与所述增量式TTL接口模块（2）、增量式正余弦接口模块（3）和绝对式接口模块（4）连接，用于控制对各自对应的接口模块的数据读写；所述显示接口控制器（17）和PS/2接口控制器（18）分别与显示屏和PS/2接口设备连接，用于控制显示屏的输出和控制PS/2接口设备的输入。

3.根据权利要求1或2所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，所述增量式TTL接口控制器（12）包括TTL Avalon接口模块（121）和TTL脉冲计数模块（122），其中所述TTL脉冲计数模块（122）通过FPGA芯片（1）的IO引脚与增量式TTL接口模块（2）相连，用于对输入FPGA内部的脉冲进行计数，并将计数值通过TTL Avalon接口模块（121）传输给Nios II处理器（11）。

4.根据权利要求1-3之一所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，所述增量式正余弦接口控制器（13）包括AD采集控制器（131）、正余弦细分模块（132）、FIFO缓冲器（133）、DMA控制器（134）和正余弦Avalon接口模块（135），其中AD采集控制器（131）将采集的正余弦编码器数据传输给正余弦细分模块（132），该正余弦细分模块（132）对从AD采集控制器（131）接收到的数据进行细分处理，将细分处理后的数据通过正余弦Avalon接口模块（135）传输给Nios II处理器（11），采集的正余弦编码器数据存入FIFO缓冲器（133）中，当FIFO缓冲器（133）数据存满时，向DMA控制器（134）发出传输请求，该DMA控制器（134）收到FIFO缓冲器（133）发出的传输请求后，从中读取存储的采集数据。

5.根据权利要求1-4之一所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，绝对式接口控制器（14）包含绝对式Avalon总线接口模块（145）、Endat接口模块（141）、BISS接口模块（142）、多摩川接口模块（143）、SSI接口模块（144），其中，Endat接口模块（141）用于读取Endat接口类型编码器数据，BISS接口模块（142）用于读取BISS接口类型编码器数据，多摩川接口模块（143）用于读取多摩川接口类型编码器数据，SSI接口模块（144）用于读取SSI接口类型编码器数据。

6.根据权利要求1-5之一所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，该装置还包括SDRAM存储器（5）和Flash存储器（6），用于提供存储器空间以存储装置运行时的程序和启动代码。

7.根据权利要求6所述的一种基于Nios II处理器的编码器接口测试装置，其特征在于，所述FPGA芯片（1）中还包括集成在片内并与所述Nios II处理器（11）通过总线分别连接的SDRAM接口控制器（15）、Flash接口控制器（16），分别用于控制SDRAM存储器（5）和Flash存储器（6）的读写。