[发明专利]一种用于D类功放芯片的防破音电路

权利要求书

1.一种用于D类功放芯片的防破音电路，包括放大器（2）、PWM模块（3）、破音检测电路（5）和校正电路（6），其特征在于：

所述防破音电路还包括两个连续可调电阻（1）；所述的两个连续可调电阻（1）一一对应地设置于所述放大器（2）的两个输入端；

所述校正电路（6）的输出端设置第四开关（SW4）、第二电容（C20）和第一电容（C21），所述第二电容（C20）和所述第一电容（C21）分别接地，所述第二电容（C20）和所述第一电容（C21）通过所述第四开关（SW4）连接，所述第二电容（C20）的电容值小于所述第一电容（C21）的电容值；

所述第一电容（C21）同时连接所述的两个连续可调电阻（1），并产生连续变化的校正电压Vc，控制所述的两个连续可调电阻（1）的电阻值。

2.根据权利要求1所述的一种用于D类功放芯片的防破音电路，其特征在于：所述校正电路（6）还包括的第一开关（SW1）和第二开关（SW2）、所述第二电容（C20）通过所述第一开关（SW1）接所述D类功放芯片的V1端，所述第二电容（C20）通过所述第二开关（SW2）接所述D类功放芯片的VCM端,所述PWM模块（3）输出的信号失真时，所述第二开关（SW2）处于导通状态，所述第一开关（SW1）处于关断状态。

3.根据所述权利要求2所述的一种用于D类功放芯片的防破音电路，其特征在于：所述校正电路（6）包括充放电控制电路（6a），所述充放电控制电路（6a）包括D输入端、EN输入端、第一输出端和第二输出端，其中，第一输出端连接所述第一开关（SW1），第二输出端连接所述第二开关（SW2）；

所述充放电控制电路（6a）中，D输入端接收来自所述破音检测电路（5）的D信号，EN输入端接收来自D类功放芯片的使能信号端的EN信号，第一输出端和第二输出端对应输出相互反相的第一控制信号和第二控制信号；

所述PWM模块（3）输出的信号失真时，第一控制信号为低电平，所述第一开关（SW1）处于关断状态，第二控制信号为高电平，所述第二开关（SW2）处于导通状态。

4.根据权利要求2或3所述的一种用于D类功放芯片的防破音电路，其特征在于：所述校正电路（6）还包括的第三开关（SW3），所述第三开关（SW3）一端连接所述第二电容（C20），另一端同时连接所述第二开关（SW2）以及所述第一开关（SW1）。

5.根据权利要求4所述的一种用于D类功放芯片的防破音电路，其特征在于：所述校正电路（6）还包括第一时钟电路（6b）、第二时钟电路（6c）、第四与非门（6d）和第七与非门（6e）；所述第一时钟电路（6b）包括第一输出端和第二输出端，所述第一时钟电路（6b）的第一输出端和第二输出端对应连接所述第四与非门（6d）的第一输入端和第七与非门（6e）的第一输入端；所述第二时钟电路（6c）包括第一输出端和第二输出端，所述第二时钟电路（6c）的第一输出端和第二输出端对应连接所述第四与非门（6d）的第二输入端和第七与非门（6e）的第二输入端，所述第四与非门（6d）的输出端连接所述第三开关（SW3），所述第七与非门（6e）的输出端连接所述第四开关（SW4）。

6.根据权利要求5所述的一种用于D类功放芯片的防破音电路，其特征在于：所述第一时钟电路（6b）的输入端设置第三缓冲器（65b），所述第二时钟电路（6c）的输入端设置第四缓冲器（65c）。

7.根据权利要求1至3任意一项所述的一种用于D类功放芯片的防破音电路，其特征在于：所述连续可调电阻（1）包括依次串联的输入电阻（11）和NMOS开关（12），所述NMOS开关（12）的漏极连接所述放大器（2）的输入端，所述NMOS开关（12）的栅极连接所述第一电容（C21）。