[发明专利]半导体存储电路和使用半导体存储电路的数据处理系统

权利要求书

1.一种半导体存储电路，包括：

命令译码器，所述命令译码器被配置成通过基于时钟信号将命令信号译码，来产生读取命令；

数据路径激活单元，所述数据路径激活单元被配置成响应于地址信号和所述读取命令而产生选择信号；

存储块，所述存储块被配置成向信号线提供与所述选择信号相对应的数据；

输出锁存器单元，所述输出锁存器单元被配置成响应于数据输出使能信号而输出所述信号线的数据；以及

输出时序调整单元，所述输出时序调整单元被配置成通过响应于外部选通信号而调整所述读取命令的时序，来产生数据输出使能信号，所述数据输出使能信号是所述外部选通信号的标准。

2.如权利要求1所述的半导体存储电路，其中，所述存储块被配置成产生通知信号，所述通知信号通知经由所述信号线输出数据。

3.如权利要求2所述的半导体存储电路，其中，所述输出锁存器单元被配置成响应于所述通知信号和所述数据输出使能信号而输出所述信号线的数据。

4.如权利要求1所述的半导体存储电路，还包括多路复用单元，所述多路复用单元被配置成响应于所述选通信号的相位已被分离的相位分离选通信号而经由焊盘DQ将所述输出锁存器单元的输出信号多路复用。

5.如权利要求1所述的半导体存储电路，其中，所述输出时序调整单元包括：

时序时钟发生器，所述时序时钟发生器被配置成响应于所述时钟信号，基于前导信号和后导信号而将所述读取命令移位，并基于移位的所述读取命令而产生多个时序时钟；以及

命令寄存器，所述命令寄存器被配置成基于所述多个时序时钟中的一个时序时钟而锁存所述多个时序时钟中的另一个时序时钟，并基于所述选通信号而输出锁存的时序时钟作为所述数据输出使能信号。

6.如权利要求5所述的半导体存储电路，其中，所述多个时序时钟中的所述一个时序时钟的脉冲数目根据命令的前导脉冲数目和后导脉冲数目而变化。

7.如权利要求5所述的半导体存储电路，其中，所述时序时钟发生器包括：

计数器，所述计数器被配置成响应于所述时钟信号而对所述读取命令计数，并基于计数而产生初步时序时钟；

多个触发器，所述多个触发器被配置成将所述初步时序时钟移位，并基于移位的所述初步时序时钟而产生多个初步时序时钟；

多个多路复用器，所述多个多路复用器被配置成响应于所述前导信号而选择性地输出所述多个初步时序时钟，并输出所述多个初步时序时钟中的一个初步时序时钟作为所述另一个时序时钟；

第一逻辑门组，所述第一逻辑门组被配置成响应于所述后导信号和所述前导信号而向所述多个触发器提供所述时钟信号；以及

第二逻辑门组，所述第二逻辑门组被配置成对所述多个初步时序时钟执行“或”运算，并对“或”运算的结果与所述时钟信号执行“与”运算，且输出“与”运算的结果作为所述一个时序时钟。