[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求于2012年4月20日提交的申请号为10-2012-0041518的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括隔离区的半导体器件及其制造方法。

背景技术

随着器件的集成度增加，器件尺寸和器件之间的间隔变小，这会导致由于器件之间的干扰引起的操作错误或电学特性的恶化。

发明内容

一个实施例涉及一种可以改善器件的电学特性和可靠性的半导体器件及其制造方法。

根据本发明的一个示例性实施例的半导体器件包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中所述多个沟槽的每个形成在所述多个隔离区的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与所述多个沟槽交叉的第二方向形成在半导体衬底上；绝缘层，所述绝缘层形成在所述多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在所述多个沟槽中的至少一个中，所述第一空气间隙沿着第一方向延伸；以及第二空气间隙，所述第二空气间隙形成在所述绝缘层的至少一个中，所述第二空气间隙沿着第二方向延伸。

一种制造根据本发明的一个示例性实施例的半导体器件的方法包括：在半导体衬底的隔离区中，沿着第一方向形成沟槽在沟槽的每个中形成隔离层；在隔离层之上和限定在隔离层之间的有源区之上沿着与第一方向交叉的第二方向形成栅极线；通过执行刻蚀工艺以去除隔离层的每个的至少一部分来形成沿着第一方向延伸的第一空气间隙；以及在所述栅极线之间形成绝缘层，使得在绝缘层中形成空气间隙，其中空气间隙在沟槽中沿着第一方向延伸，并且在栅极线之间沿着第二方向延伸。

根据本发明的另一个示例性实施例的半导体器件包括：半导体衬底，所述半导体衬底具有沿着第一方向由相应的隔离区限定的沟槽；多个栅极线，所述多个栅极线形成在半导体衬底上，栅极线沿着与多个沟槽交叉的第二方向由绝缘层限定；第一空气间隙，所述第一空气间隙形成在每个沟槽中，并且由每个沟槽限定；以及第二空气间隙，所述第二空气间隙形成在绝缘层中，并且由绝缘层限定。

附图说明

图1是根据本发明的一个实施例的半导体器件的三维图；

图2A至图2H是示出一种制造根据本发明的一个实施例的半导体器件的方法的示图；

图3是根据本发明的一个实施例的存储系统的示意性框图；

图4是根据前述的各种实施例的被配置来执行程序操作的融合式存储系统或融合式存储器件的示意性框图；以及

图5是包括根据本发明的一个实施例的快闪存储器件的计算系统的示意性框图。

具体实施方式

在下文中，将参照附图详细地描述本公开的各种示例性实施例。提供附图以使本领域技术人员能够根据本发明的实施例来制造和利用本发明。

图1是根据本发明的一个实施例的半导体器件的三维图。

参见图1，多个沟槽109可以沿着第一方向Y形成在半导体衬底101的隔离区中。有源区可以限定在隔离区之间。另外，栅极线GL可以沿着与沟槽109交叉的第二方向X来布置。更具体地，栅极线GL可以沿着第二方向X形成在半导体衬底101之上，使得栅极线GL可以与半导体衬底101的有源区和隔离区交叉。源极/漏极SD可以形成在栅极线GL之间的半导体衬底101的有源区中。

对于NAND快闪存储器件，每个栅极线GL可以包括：隧道绝缘层103、浮栅105A、电介质层121以及控制栅123和125。浮栅105A可以仅位于有源区中。控制栅可以包括掺杂的多晶硅层123和金属导电层125，它们堆叠。

空气间隙AG可以在沟槽109中沿着第一方向Y延伸，并且可以在绝缘层129中沿着第二方向X延伸。

壁氧化物层111可以沿着每个沟槽109的侧壁和底面形成，并且封闭绝缘层113还可以形成在壁氧化物层111的表面之上。

覆盖绝缘层119可以在形成有沟槽109的隔离区中沿着栅极线GL的底部（特别地，电介质层的底面）形成。覆盖绝缘层119可以是当去除形成在沟槽109中的隔离层时保留在栅极线GL的底面的、隔离层的部分。

下绝缘层115可以形成在每个沟槽109的下部。可以形成下绝缘层115以控制空气间隙AG的高度或位置。因此，可以在下绝缘层115上形成空气间隙AG。