[发明专利]用于产生USB外设时钟的电路及方法

说明书

技术领域

本发明涉及USB通讯领域，更具体地涉及一种用于产生USB外设时钟的电路及方法。

背景技术

USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA（Personal DigitalAssistant，掌上电脑）、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。

常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外，在USB的高速通讯（通讯速度达到480MHz即为高速通讯）中，系统对数据传输时钟精确度的要求较高（±0.5‰）。因此，USB通讯系统通常是在USB主体结构上外接晶振的时钟方案，即外部通过晶振产生一个准确的时钟（例如12MHz）输入USB主体结构的芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的高速工作时钟480MHz。

由于晶振的原因，USB主体结构的芯片就至少需要空余两个管脚给晶振，这样的话，在一些管脚相对较少的电子产品中，就无法采用USB通讯系统进行通讯了。例如，在常规的SIM卡之类的电子产品中，管脚一般只有4～7个，由于其它系统功能的需要，使得根本无法额外再分配两个管脚给晶振，从而根本无法采用USB主体结构进行通讯。

再则，随着制作工艺的发展和设计技术的提高，电子产品的体积愈来愈小型化，且电子产品的管脚也在不断的减少。而晶振元件的体积相对SOC（Systemon Chip，系统级芯片）芯片还是比较大的，这样将会制约产品的高集成小型化的发展。从而，晶振成为制约USB主体结构芯片的应用及发展的关键因素。

当然，USB主体结构的芯片内部也可以通过RC/LC振荡器生成时钟，并提供给系统使用。但是由于RC/LC振荡器工艺偏差或其它因素影响，最终芯片内振荡器生成时钟与设计目标通常存在±20％的偏差，无法满足系统传输的精度需求。

而由于高速USB对外设时钟精度的要求比全速（通讯速度为12MHz）、低速（通讯速度为1.5MHz）设备更高，同时高速USB外设的数据码率为480Mb，也比全速、低速USB外设快太多，因此用于全速、低速USB外设的时钟产生电路在高速USB外设上就不再适用。

因此，有必要提供一种改进的用于产生USB外设时钟的电路及方法来克服上述缺陷。

发明内容

本发明的目的是提供一种用于产生USB外设时钟的电路及方法，通过本发明的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供高精度而准确的主时钟，保证USB主体结构的高速通讯。

为实现上述目的，本发明提供一种用于产生USB外设时钟的电路，该电路包括：内部振荡器、可控分频器、倍频器、接收计时器及分频控制器，所述内部振荡器产生具有固定频率的时钟；所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟进行分频；所述倍频器分别与所述可控分频器及USB主体结构连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频，且所述倍频器将倍频后的时钟传送至所述USB主体结构；所述接收计时器与所述倍频器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF数据包，并对接收SOF数据包的时间间隔进行计数；所述分频控制器分别与所述接收计时器及可控分频器连接，所述分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数。

较佳地，所述内部振荡器为RC振荡器或LC振荡器

较佳地，所述内部振荡器产生的时钟为高频时钟。

较佳地，所述标准时间间隔为主机发送SOF数据包的时间间隔。

较佳地，所述倍频器输出的时钟的频率为480MHz。