[发明专利]三维非易失性存储器件

权利要求书

1.一种三维非易失性存储器件，包括：

多个位线；

至少一个存储串行，所述至少一个存储串行沿着第一方向延伸、与所述位线耦接并且包括2N个存储串，其中N包括自然数；

公共源极选择线，所述公共源极选择线被配置来控制包括在存储器块中的2N个存储串的源极选择晶体管；

第一公共漏极选择线，所述第一公共漏极选择线被配置来控制包括在存储器块中的2N个存储串之中的第一存储串和第2N存储串的漏极选择晶体管；以及

N-1个第二公共漏极选择线，所述N-1个第二公共漏极选择线被配置来控制除了所述第一存储串和所述第2N存储串之外的其余存储串之中的在第一方向上的相邻存储串的漏极选择晶体管。

2.如权利要求1所述的三维非易失性存储器件，其中，在读取操作中，所述公共源极选择线被激活，并且所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

3.如权利要求1所述的三维非易失性存储器件，其中，在编程操作中，所述公共源极选择线被去激活，且所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

4.一种三维非易失性存储器件，包括：

多个位线；

至少一个存储串行，所述至少一个存储串行包括2N存储串且与所述位线耦接，其中N包括自然数；

多个公共源极选择线，所述多个公共源极选择线与包括在所述存储串行中的所述2N个存储串之中的相邻存储串的源极选择晶体管耦接；

第一公共漏极选择线，所述第一公共漏极选择线与包括在所述存储串行中的2N个存储串之中的第一存储串和第2N存储串的漏极选择晶体管耦接；以及

N-1个第二公共漏极选择线，所述N-1个第二公共漏极选择线与除了所述第一存储串和所述第2N存储串之外的其余存储串之中的相邻存储串的漏极选择晶体管耦接。

5.如权利要求4所述的三维非易失性存储器件，其中，相同的电压被施加至所述多个公共源极选择线。

6.如权利要求5所述的三维非易失性存储器件，其中，在读取操作中，所述多个公共源极选择线被激活，并且所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

7.如权利要求5所述的三维非易失性存储器件，其中，在编程操作中，所述多个公共源极选择线被去激活，并且所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

8.如权利要求4所述的三维非易失性存储器件，其中，在读取操作中，所述多个公共源极选择线之中的选中的公共源极选择线被激活，而未选中的公共源极选择线被去激活，以及

所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

9.如权利要求4所述的三维非易失性存储器件，其中，在编程操作中，所述多个公共源极选择线被去激活，以及

所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。

10.如权利要求4所述的三维非易失性存储器件，其中，所述存储串行包括6个存储串，并且所述公共源极选择线包括：

第一公共源极选择线，所述第一公共源极选择线与包括在所述存储串中的第一存储串至第六存储串之中的第一存储串和第二存储串的源极选择晶体管耦接；

第二公共源极选择线，所述第二公共源极选择线与第三存储串和第四存储串的源极选择晶体管耦接；以及

第三公共源极选择线，所述第三公共源极选择线与第五存储串和第六存储串的源极选择晶体管耦接。

11.如权利要求10所述的三维非易失性存储器件，其中，在读取操作中，所述第一公共源极选择线至所述第三公共源极选择线之中选中的公共源极选择线被激活而未选中的公共源极选择线被去激活，以及

所述第一公共漏极选择线和第二公共漏极选择线之中的选中的公共漏极选择线被激活，而未选中的公共漏极选择线被去激活。