[发明专利]一种星载多路数据高速复接装置

权利要求书

1.一种星载多路数据高速复接装置，其特征在于，包括：壳体（5）、底板（2）、上盖板（1）和3个插件；其中壳体（5）包括左侧板、右侧板、前导轨板和后导轨板；在前导轨板和后导轨板相对的端面上分别加工有3条垂直于底板（2）的导轨槽，3个相互平行的插件（3）通过导轨槽插接在底板（2）上；上盖板（1）固定在装置壳体（5）的顶部；

所述插件（3）包括边框（6）、加强筋（14）、印制板（12）、电子元器件（13）和楔形锁紧条（4）；其中印制板（12）的四周与边框（6）固接，在边框（6）的两端与壳体（5）上的导轨槽相匹配的位置设置楔形锁紧条（4），所述楔形锁紧条（4）与边框（6）的宽度和与导向槽的宽度相匹配，通过楔形锁紧条（4）将插件（3）固定在导向槽内；在印制板（12）的中部设置了纵向加强筋（14），纵向加强筋（14）的两端分别设置横向加强筋（14）；所述电子元器件（13）固定在印制板（12）上；

依据印制板（12）上电子元器件（13）的不同，将3个印制板分为CPU板、供电及总线板和复接板；其中CPU板上布置有CPU控制电路和低速LVDS接口电路；供电及总线板上布置1553B总线接口电路、供电电路；复接板上布置1394接口电路、高速LVDS接口电路、时钟电路、FPGA（8）及其配置电路和高速串行器电路；

通过印制板（12）上的内部电连接器和底板（2）上的电连接器实现以下连接关系：1553B接口电路和1394总线接口电路分别与CPU控制电路互连；CPU控制电路、1394总线接口电路、高速LVDS接口电路、低速LVDS接口电路、供电电路、时钟电路、高速串行器电路和FPGA（8）的配置电路均接入FPGA（8）；

每个印制板（12）均为多层印制板（12）；其中电子元器件（13）分布在印制板（12）的顶层和底层，中间层由独立的电源层、地层和信号层组成；

每个印制板（12）中均有电源层和地层，电源层和地层相邻布置；且电源层相对地层向内缩20H，所述H为两相邻电源层与地层之间的介质厚度；

所述印制导线的布局应满足：

关键信号的印制导线所在层与地层相邻；同时对关键信号印制导线的走线采用蛇形线的方式布线，使蛇形线平行部分的最小间距不小于4H，所述H为信号线距参考地平面的高度；

所述关键信号包括高速LVDS接口电路信号、高速串行器电路输入、输出信号及时钟电路数字控制信号。

2.如权利要求1所述的一种星载多路数据高速复接装置，其特征在于，所述楔形锁紧条（4）包括导向杆（15）、第一楔形条（16）和第二楔形条（17），其中第一楔形条（16）与第二楔形条（17）的中间加工有圆孔，用于安装导向杆（15），圆孔的直径大于导向杆（15）的直径；导向杆（15）的顶部与第一楔形条（16）固接，第一楔形条（16）的侧面与边框（6）固接；第一楔形条（16）和第二楔形条（17）相对的面为相互配合的斜面；导向杆（15）底部穿过第二楔形条（17）的部分安装有螺母。

3.如权利要求1所述的一种星载多路数据高速复接装置，其特征在于，在所述复接板的FPGA（8）上方设置柔性导热垫（9），柔性导热垫（9）上方安装导热条（10），导热条（10）延伸至壳体（5）。

4.如权利要求3所述的一种星载多路数据高速复接装置，其特征在于，所述柔性导热垫（9）采用Gap Pad 3000S30。

5.如权利要求1所述的一种星载多路数据高速复接装置，其特征在于，所述壳体（5）的材料为铝合金，厚度为2.5mm。

6.如权利要求1所述的一种星载多路数据高速复接装置，其特征在于，在所述印制板（12）上抗辐射达不到设定要求的电子元器件（13）的外面设置有钽盒，所述钽盒为采用0.5mm的钽片制成的与电子元器件（13）外形相适应的防护罩，钽盒与该电子元器件（13）所在插件（3）的边框（6）固接。

7.如权利要求1所述的一种星载多路数据高速复接装置，其特征在于，在所述时钟电路的晶振下方铺设铜体，铜体通过两个以上过孔与地层相连，同时保证其它信号线不穿过时钟电路的晶振所在平面。