[发明专利]应用于同步升压型DC-DC转换器的短路保护电路

权利要求书

1.一种应用于同步升压型DC-DC转换器的短路保护电路，包括Hicup逻辑电路（2）、计数器（3）、逻辑信号处理模块（4）、驱动电路（6）和高端PMOS管P_H；Hicup逻辑电路（2）的第一输出端a连接到逻辑信号处理模块（4）的第一输入端b；逻辑信号处理模块（4）的第二输入端c连接到计数器（3）的输出端d；计数器（3）的第二输入端e连接到Hicup逻辑电路（2）的第二输出端f，用于控制短路保护时间；驱动电路（6）的输出端g连接到高端PMOS管P_H的栅极，用于控制高端PMOS管P_H的导通与关断；高端PMOS管P_H的源极连接到输出引脚V_OUT，漏极连接到输出引脚SW；其特征在于：

Hicup逻辑电路（2）的第一输入端h与高端PMOS管P_H的衬底之间跨接有PMOS衬底选择电路（1），用于判断同步升压型DC-DC转换器是否短路，并为高端PMOS管P_H提供衬底电位；

逻辑信号处理模块（4）的输出端i与驱动电路（6）的输出端g之间跨接有PMOS开关控制电路（5），用于控制高端PMOS管P_H导通与关断速度。

2.根据权利要求1所述的短路保护电路，其特征在于所述PMOS衬底选择电路（1），包括七个PMOS管、七个NMOS管、两个逻辑非门（INV1，INV2）、电阻R1和电流源I1；

所述第一PMOS管MP1，其栅极与第二PMOS管MP2的栅极相连构成有源电流镜结构，其源极与电阻R1的一端相连，其漏极与第二NMOS管MN2的漏极相连；

所述第二PMOS管MP2，其漏极与第四NMOS管MN4的漏极相连，构成输出信号O₁连接至第三PMOS管MP3的栅极，其源极与PMOS衬底选择电路（1）的第二输入端相连；

所述第三PMOS管MP3，其源极作为PMOS衬底选择电路（1）的第一输入端，其栅极连接在第二PMOS管MP2的漏极，其漏极与第五NMOS管MN5的漏极相连构成输出信号O₂连接至第一逻辑非门INV1的输入端；

所述第四PMOS管MP4与第六NMOS管MN6连接成非门结构；非门结构的低电平接地，高电平连接到PMOS衬底选择电路（1）的第一输出端，输入端连接到PMOS衬底选择电路（1）的第二输出端，输出端连接到第五PMOS管MP5的栅极；

所述第五PMOS管MP5，其栅极连接到第四PMOS管MP4的漏极，并连接到第六NMOS管MN6的漏极，其源极连接到PMOS衬底选择电路（1）的第一输入端，其漏极连接到PMOS衬底选择电路（1）的第一输出端；

所述第六PMOS管MP6，其栅极连接到第七PMOS管MP7的漏极，并连接到第七NMOS管MN7的漏极，其源极连接到PMOS衬底选择电路（1）的第二输入端，其漏极连接到PMOS衬底选择电路（1）的第一输出端；

所述第七PMOS管MP7和第七NMOS管MN7连接成非门结构；非门结构的低电平接地，高电平连接到PMOS衬底选择电路（1）的第一输出端，输入端连接到第五PMOS管MP5的栅极，输出端连接到第六PMOS管MP6的栅极；

所述第一NMOS管MN1、第四NMOS管MN4与第五NMOS管MN5，它们的源极共地，且栅极相连构成有源电流镜结构，它们的漏极分别连接到电流源I1的输出端、第二PMOS管MP2的漏极和第三PMOS管MP3的漏极；

所述第二NMOS管MN2，其源极连接到第三NMOS管MN3的漏极，其栅极连接到第一NMOS管MN1的栅极，其漏极与第一PMOS管MP1的漏极相连；

所述第三NMOS管MN3，其源极接地，其漏极与第二NMOS管MN2的源极相连，其栅极与第一逻辑非门INV1的输出端相连接，构成迟滞反馈控制回路；

所述第一逻辑非门INV1与第二逻辑非门INV2构成串接结构，第一逻辑非门INV1的输入连接至输出节点O₂，第一逻辑非门INV1的输出端连接到第二逻辑非门INV2的输入端和第三NMOS管MN3的栅极，第二逻辑非门INV2的输出端作为PMOS衬底选择电路（1）的第二输出端；

所述电阻R1的一端连接至第一PMOS管MP1的源极，另一端连接到第一输入端；

所述电流源I1的输出端连接到第一NMOS管MN1的漏极，为PMOS衬底选择电路（1）提供偏置电流。