[发明专利]一种异构轻量级的真随机数产生器

说明书

技术领域

本发明属于真随机数产生器领域，更具体地，涉及一种异构轻量级的真随机数产生器。

背景技术

随机数在现代密码学中占有重要的位置。在以Rivest-Shamir-Adleman算法(RSA)、椭圆曲线密码学(ECC)等为代表的非对称密钥加密体制中需要有安全可靠的随机数来生成密钥，而在网络安全协议中，密钥分配时的临时交换号往往采用随机数来进行握手。在这些敏感场合中，随机数发生器得到了广泛的应用。

随机数产生器分为伪随机数产生器和真随机数产生器两种。伪随机数产生器是由一个初始状态开始，通过一个确定的过程或者算法来生成输出，这些输出安全性差。为了满足安全性这一最根本的要求，必须采用完全不可预测的真随机数，它有别于伪随机数的根本特点就是没有周期性。目前按照TRNG所采用的随机源的不同可以分为三大类设计方法：直接放大法、离散时间混沌法以及振荡采样法。直接放大法与离散时间混沌法都需要采用模拟电路，因而依赖于集成电路工艺，实现方法复杂，且资源消耗大。已有的振荡环采样法采用数字方法实现，虽然实现方法简单，但是占用硬件开销大。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种占用资源小，实现方法简单，采用数字电路实现的异构轻量级的真随机数产生器。

为实现上述目的，本发明提供了一种异构轻量级的真随机数产生器，包括依次连接的异构随机源模块、后处理模块和FIFO模块，以及时钟产生模块；所述时钟产生模块的输入端连接系统时钟，所述时钟产生模块的第一输出端分别与所述异构随机源模块的时钟端、所述后处理模块的时钟端和所述FIFO模块的时钟端连接，所述时钟产生模块的第二输出端与所述FIFO模块连接；所述时钟产生模块用于将所述系统时钟进行分频并由所述第一输出端输出采样时钟信号、由所述第二输出端输出输出时钟信号，所述异构随机源模块的使能端用于连接使能信号，当使能信号有效时，所述异构随机源模块工作并产生第一随机序列，所述后处理模块对所述第一随机序列进行消偏处理后输出第二随机序列，所述FIFO模块对所述第二随机序列进行缓存并根据所述输出时钟的频率要求将真随机数据并行输出。

更进一步地，所述采样时钟信号的频率是所述输出时钟信号频率的A倍，A为输出位数。

更进一步地，所述异构随机源模块包括N组第一亚稳态电路、M组第二亚稳态电路、L组第三亚稳态电路、第一异或门和第二异或门；N、M、L均为正整数，（N+M+L）大于等于10；所述N组第一亚稳态电路的输入端、M组第二亚稳态电路的输入端和L组第三亚稳态电路的输入端均连接至所述时钟产生模块的第一输出端；所述N组第一亚稳态电路连接至所述第一异或门的第一输入端，所述M组第二亚稳态电路连接至所述第一异或门的第二输入端；所述第一异或门的输出端连接至所述第二异或门的第一输入端，所述L组第三亚稳态电路连接至所述第二异或门的第二输入端，所述第二异或门的输出端连接所述后处理模块。

更进一步地，所述第一亚稳态电路包括反相器和多相选择器；所述多相选择器包括三个输入端和一个输出端，所述多相选择器的第一输入端连接至所述反相器的输出端，所述反相器的输入端连接至所述多相选择器的输出端，所述多相选择器的第二输入端连接至所述多相选择器的输出端，所述多相选择器的第三输入端连接至所述时钟产生模块的第一输出端，所述多相选择器的输出端连接所述第一异或门的第一输入端。

更进一步地，所述第二亚稳态电路包括第三异或门，所述第三异或门的第一输入端连接至所述时钟产生模块的第一输出端，所述第三异或门的第二输入端连接至所述第三异或门的输出端，所述第三异或门的输出端连接至所述第一异或门的第二输入端。

更进一步地，所述第三亚稳态电路包括查找表模块，所述查找表模块的第一输入端连接至所述时钟产生模块的第一输出端，所述查找表模块的第二输入端连接至所述查找表模块的输出端，所述查找表模块的输出端连接至所述第二异或门的第二输入端。