[发明专利]一种石墨烯表面高k栅介质的集成方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种石墨烯金属氧化物栅介质的集成方法。

背景技术

根据摩尔定律，芯片的集成度每18个月至2年提高一倍，即加工线宽缩小一半。利用尺寸不断减小的硅基半导体材料（硅材料的加工极限一般认为是10纳米线宽）来延长摩尔定律的发展道路已逐渐接近终点。随着微电子领域器件尺寸的不断减小，硅材料逐渐接近其加工的极限。

为延长摩尔定律的寿命，国际半导体工业界纷纷提出超越硅技术（Beyond Silicon），其中最有希望的石墨烯应运而生。石墨烯（Graphene）作为一种新型的二维六方蜂巢结构碳原子晶体，自从2004年被发现以来，在全世界引起了广泛的关注。实验证明石墨烯不仅具有非常出色的力学性能和热稳定性，还具有独特的电学性质。 石墨烯是零带隙材料，其电子的有效质量为零，并以10⁶m/s的速度运动，行为与光子相似，由此，石墨的理论电子迁移率高达200000 cm²/V·s，实验测得迁移率也超过15000 cm²/V·s，是商业硅片中电子迁移率的10倍以上，并具有常温整数量子霍尔效应等新奇的物理性质。正是其优异的电学性能使发展石墨烯基的晶体管和集成电路成为可能，并有可能完全取代硅成为新一代的主流半导体材料。

作为新型的半导体材料，石墨烯已经被应用于MOS（Metal-Oxide-Semiconductor，金属-氧化物-半导体）场效应晶体管中。为制造高性能的石墨烯基场效应晶体管（G-FET），必须要在石墨烯表面制备高质量的高k栅介质。采用物理气相沉积（Physical Vapor Deposition，PVD）工艺可以直接在石墨烯表面沉积栅介质层，但制得栅介质膜的均匀性和覆盖率较差，并且沉积过程中具有一定动能的离子不可避免地会破坏石墨烯的结构，产生大量缺陷使石墨烯的电学性能大幅衰退。原子层淀积（Atomic Layer Deposition，ALD）工艺依靠交替重复的自限制反应生长薄膜，能精确地控制薄膜的厚度和化学组分，因而淀积的薄膜杂质少、质量高并且具有很好的均匀性和保形性，被认为是最有可能制备高质量高k介质层的方法。但由于石墨烯表面呈疏水性并且缺乏薄膜生长所需的悬挂键，因而采用常规原子层沉积工艺很难在未经功能化处理的石墨烯表面成核生长均匀的超薄高k介质层。

针对石墨烯表面呈疏水性并且缺乏薄膜生长所需的悬挂键，难以用原子层沉积工艺直接在其表面沉积高k栅介质层的情况，在石墨烯表面引入有利于气相前驱体化学吸附的成核层是解决这一难题的一个可行的思路。前人提出了两类成核层薄膜，一类是在石墨烯表面旋转涂布一层高分子聚合物薄膜，但聚合物薄膜不仅存在耐热性差的问题，而且其介电常数很低会引起总体栅介质薄膜的介电特性变差；另一类是采用电子束蒸发工艺在石墨烯表面沉积一层超薄金属薄膜，然后让其氧化为金属氧化物薄膜，并以此作为成核层，但这种方法同样存在着金属在石墨烯表面润湿性差无法均匀成膜，金属难以完全氧化，金属与石墨烯之间存在相互作用甚至可能形成化学键从而影响石墨烯的电学性能等问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提出一种能够在石墨烯表面成核生长出均匀、高质量的高k介质层的石墨烯金属氧化物栅介质的集成方法。

本发明提出的石墨烯金属氧化物栅介质的集成方法，其基本思想是利用金属醇盐在石墨烯表面水解生成的属金氢氧化物作为采用原子层沉积工艺在石墨烯表面制备高k栅介质薄膜的成核层。