[发明专利]一种用于计算机硬件实验微处理器的嵌入式运行控制逻辑

说明书

技术领域

本发明属于计算机教学实验仪器技术领域，具体涉及一种用于计算机硬件实验微处理器的嵌入式运行控制逻辑，主要面向计算机组成原理、计算机系统结构的教学实验，也可用于数字逻辑电路、计算机接口技术等计算机硬件系列课程的实验。

背景技术

现阶段，国内各高校计算机组成原理和计算机系统结构课程采用FPGA（现场可编程门阵列）进行微处理器设计实验已经成为一种先进的实验教学方式，也已经有一些实验装置出现。现有技术中，实验装置使用独立控制台的方式控制实验微处理器的运行，控制台和实验微处理器电路处于不同的芯片内，实验者通过在电脑上进行操作控制控制台产生各种控制信号，控制实验微处理器的运行。如发明专利CN1741094采用单片机实现控制台，实现对CPU进行半个时钟、1个时钟和连续运行的控制，但是不能设置断点运行，也没有微指令单步运行和微指令断点运行；发明专利CN101290724采用专门设计的FPGA作为控制芯片，用于发出内存总线的所有控制信号、监听实验芯片的寄存器信息、对外发送消息，通过控制实验芯片的时钟来控制实验CPU的运行，但同样缺少微程序的运行控制，对能够提高实验效率的断点运行缺乏有力支持；复旦天欣科教仪器厂生产的FD-MCES计算机系统结构实验仪采用单片机和FPGA共同实现控制台，能够对微程序控制或硬布线控制的实验微处理器进行单步或连续运行控制，但是在微程序控制方式下只能提供微指令的运行控制，不能以机器指令为单位控制运行。此外，上述已有技术采用独立的芯片实现控制台，其功能需要针对特定的实验事先设计固化，对实验者不透明，不能由实验者灵活配置；控制台与实验芯片的连接关系固定，在一定程度上限制了实验微处理器的设计，约束了实验者创新能力的发挥。

综上所述，目前缺乏一种有效的控制实验微处理器运行的运行控制逻辑，能够适用于微程序控制和硬布线控制的微处理器，具有全面、高效的运行控制方式，如微指令单步、指令单步、微指令断点、指令断点和全速连续运行等运行控制方式，并且可嵌入实验芯片内部、对实验者透明、可由实验者灵活配置。

发明内容

针对上述现有技术中计算机硬件实验装置在实验微处理器运行控制的实现方式上存在的局限和不足，提出了一种用于计算机硬件实验中实验微处理器的嵌入式运行控制逻辑，该运行控制逻辑和实验微处理器电路存在于同一FPGA芯片内部，具有单时钟脉冲、微指令单步、指令单步、微指令断点、指令断点、连续运行、停止运行以及复位等微处理器运行控制方式，适用于微程序控制和硬布线控制的微处理器。

为了实现上述目的，本发明提出了一种用于计算机硬件实验中实验微处理器的运行控制逻辑，包括机器指令单步结束标志移位寄存器、运行控制命令移位寄存器、断点数据移位寄存器、运行状态控制器、机器指令单步结束判断逻辑和断点匹配逻辑六个子模块，其中，机器指令单步结束标志移位寄存器、运行控制命令移位寄存器和断点数据移位寄存器依次连接在一个移位寄存器组中，数据由信息传递逻辑以移位的方式写入；机器指令单步结束标志移位寄存器用于存放实验微处理器机器指令单步结束判断标志；运行控制命令移位寄存器用于存放微处理器运行控制命令；断点数据移位寄存器用于存放断点数据；运行状态控制器采用自动机的方式产生实验微处理器的复位信号、实验微处理器不同运行方式的运行控制信号以及机器指令单步结束判断逻辑和断点匹配逻辑的使能信号；机器指令单步结束判断逻辑根据实验微处理器和运行状态控制器的当前状态，向运行状态控制器发送当前机器指令执行结束标志；断点匹配逻辑根据实验微处理器和运行状态控制器的当前状态，向运行状态控制器发送断点匹配标志。