[发明专利]内存读写的动态控制方法及装置

说明书

技术领域

本发明涉及数据存储技术，具体涉及到读写请求条件输出的读写Memory的动态控制，尤其涉及一种内存读写的动态控制方法及装置。

背景技术

在数据存储内存(Memory)读写的动态控制中，根据控制条件动态地输出数据读写请求，保证存储数据的正确性，通过条件来判断总线是否采用流水控制管理，对于总线效率的提高，系统带宽的最大化，系统数据存储的性能的提升有很大的作用。

数据存储Memory读写的动态控制，一般来说，可分为读写Memory请求的动态控制方式，动态控制条件的控制输出方式，以及配合动态控制的仲裁输出读写请求队列缓存管理和读写Memory总线的流水控制。

对Memory读写请求条件性动态控制，就是说读写请求的发出是由条件动态地控制发出的，系统本身的任务的下发过程中，如果前后2次任务之间的数据是存在交叠的，数据的正确性和Memory的读写效率是相互矛盾的，这就要求上一次的任务没有写到Memory中，下一次的任务是不能去读数据请求的，这样就需要在处理的过程中采用完全的顺序处理方式，但是如果采用完全的顺序处理方式，这样流水处理不起来，读写总线的带宽和延时都达不到系统的需求，不能单一地采用完全顺序的处理方式，也不能采用请求连续输出的处理方式；前者虽然可以保证数据的正确性，但是从效率上讲是要损失很多带宽的，带宽满足不了系统的需求；后者虽然可以保证带宽流量，保证不了数据的正确性，交叠的任务越多，数据错误的概率就越大，需要减少控制条件产生的时间，控制条件中有相等的请求时，用顺序的处理方式，这时候要牺牲带宽来保证数据的正确性，但是当没有相等请求时，请求的输出就要连续输出处理，保证读写的带宽最大化，由于系统任务的下发是随机的，不同请求之间请求数据的交叠也是动态变化的，这就导致读写请求的输出和读写Memory总线的控制动态的变化。

动态控制条件的正确判断成为了动态输出控制的关键，很多时候对于还没有写入Memory的数据的请求，都是用先进先出队列(FIFO)或者随机存储器(RAM)存起来进行控制，这样就导致每个周期(cycle)都要读出请求条件判断是否有相等的请求在途中没有写到Memory，如果有，当前请求是不会发出，直到相等请求的数据写到Memory，再请求发出再去请求处理，这样就可以保证系统运行中数据的正确性，但是FIFO写入读出是比较花费时间的。

仲裁和流水控制是动态读写Memory效率最大化的一种保证，是一种辅助控制的手段，可以进一步的提高效率，很多时候仲裁的输出是上次读写请求处理结束释放总线，仲裁才输出下一次读写请求，按照这种方式2次仲裁之间肯定会浪费一定的cycle，造成总线的利用率不高，这样虽然可以满足存储数据的正确性，对于总线带宽和效率要求很高的系统这种仲裁方式很难满足系统要求，对于Memory的动态控制这种仲裁方式很难保证效率的最大化。

对于读写Memory总线的流水处理，是一种读写总线管理控制的方式，就是说相邻2次读写地址和读写数据占用地址总线和数据总线的连续性，诠释为总线的利用率，以往的处理方式都是上一次完全写入到Memory，再去处理新的读写请求，导致2次请求的地址总线和数据总线存在气泡，导致总线的效率不高，在一定程度上会影响到系统的性能，这样大大降低了读写的速度，影响读写的速率。

发明内容

本发明实施例提供了一种内存读写的动态控制方法和装置，以解决现有的数据的正确性和总线带宽流量存在冲突的问题。

本发明实施例提供了一种内存读写的动态控制方法，该方法包括：

对从缓存管理队列输出的当前待处理读请求进行合法性和超时判断；

将所述当前待处理读请求分别与抵消后数据缓存队列中的请求内容、写请求和数据缓存队列中的请求内容以及待处理请求和数据缓存队列中的请求内容实时地进行比较，获得三个条件标志；

当确定所述当前待处理读请求合法、未超时且所述三个条件标志均表示不存在相同的请求，则将所述当前待处理读请求输出至待处理请求和数据缓存队列等待处理，否则，将该当前待处理读请求保持等待状态。

优选地，所述方法还包括：

对从写请求和数据缓存队列输出的当前待处理写请求进行合法性和超时判断；

当确定所述当前待处理写请求合法且未超时，则将所述当前待处理写请求写入内存，否则，丢弃所述当前待处理写请求。

优选地，所述对当前待处理读请求进行合法性和超时判断之前，所述方法还包括：