[发明专利]ODU2数据顺序重排电路

说明书

技术领域

本发明涉及到基于OTN的数据分组交换技术，具体涉及到ODU2帧数据顺序重排电路结构，属于通信专用集成电路设计技术领域。

背景技术

光传送网OTN(Optical Transport Network)能够满足大颗粒业务需求，能够承载GbE/10GbE/40GbE/100GbE速率的客户信号，同时能够透明传输多种客户信号如SDH/SONET、IP/MPLS、ATM、Ethernet等。OTN不仅克服了SDH与WDM的不足而且具有两者的优势，是未来业务网的主流传输模式。OTN虽有诸多优点，但交换问题仍然是制约其发展的一个瓶颈。OTN技术从本质上来说是TDM(time-division multiplexing)技术，实现TDM交换通常采用电路交换方式，而电路交换由于受电子特性的影响难以达到较高的速度，目前单片电路交换芯片最高可以达到320Gbit的交换容量，而单片包交换芯片可以达到1.8Tbit。因此，研究基于OTN的分组交换技术，充分发挥OTN和包交换的优势是通信网发展的一个重要方向。

为了实现基于OTN的分组交换技术，需要将ODUK(光信道数据单元)数据帧切割为固定大小的数据包，经过包交换芯片交换，再重组为ODUK帧流，此方法可以有效解决OTN交换的难题，使之既可以处理数据包也可以处理TDM业务。

ODU2数据切割为数据包的过程是在固定的时间段内将存储于缓存中的ODU2数据读若干个时钟节拍，用这些读出的数据再加上一些必须的包头信息组成一个固定大小的数据包。ODU2数据的位宽是64位，即每个时钟节拍读出的ODU2数据为8个字节，但是在具体使用时可能需要将8个字节数据按照一定的规则进行以字节为单位的重新排序，因此需要一个电路来完成8个字节ODU2数据的顺序重排。

发明内容

本发明所要解决的技术问题是，提供一种自动选择机制，将输入的8个字节ODU2数据按照给定的重排指示信号，以字节为单位，自动进行顺序重排输出，该ODU2数据顺序重排电路提高了整个ODU2数据帧切割电路的自适应性和工作效率。

本发明的一种ODU2数据顺序重排电路结构，由7个3位加法器和8个8选1选择器构成，其特征在于：

所述的7个加法器的输入输出关系为，输入的3位标记值(flag_reg[2:0])，分别接至加法器0～加法器6的输入端，加法器0进行加1操作后的输出值(sel_1[2:0])接至选择器1的选择控制端，加法器1进行加2操作后的输出值(sel_2[2:0])接至选择器2的选择控制端，加法器2进行加3操作后的输出值(sel_3[2:0])接至选择器3的选择控制端，加法器3进行加4操作后的输出值(sel_4[2:0])接至选择器4的选择控制端，加法器4进行加5操作后的输出值(sel_5[2:0])接至选择器5的选择控制端，加法器5进行加6操作后的输出值(sel_6[2:0])接至选择器6的选择控制端，加法器6进行加7操作后的输出值(sel_7[2:0])接至选择器7的选择控制端；

所述的8个8选1数据选择器的输入输出关系为，输入的3位标记值(flag_reg[2:0])接至选择器0的数据选择控制端(sel_0[2:0])，输入的需要进行顺序重排的8个字节数据分别为data7[7:0]、data6[7:0]、data5[7:0]、data4[7:0]、data3[7:0]、data2[7:0]、data1[7:0]、data0[7:0]，该8个字节数据均接至选择器0～选择器7的8路数据输入端，选择器0的输出为data_sel0[7:0]，选择器1的输出为data_sel1[7:0]，选择器2的输出为data_sel2[7:0]，选择器3的输出为data_sel3[7:0]，选择器4的输出为data_sel4[7:0]，选择器5的输出为data_sel5[7:0]，选择器6的输出为data_sel6[7:0]，选择器7的输出为data_sel7[7:0]。

本发明的特点是采用7个并行的3位加法器和8个并行的8选1数据选择器完成顺序重排，加法器阵列根据输入的标记值(flag_reg[3:0])自动计算对应的选择器的选择信号，8个并行选择器根据各自的选择信号将8字节数据顺序进行重排，本电路的优点是自适应性高，电路结构简单，设计巧妙。

附图说明

图1ODU2数据顺序重排电路图

具体实施方式

下面结合附图和实施实例对本发明进行详细说明。