[发明专利]485接口的数据传输方法和装置

说明书

技术领域

本发明涉及数据传输技术，特别是涉及一种485接口的数据传输方法和装置。

背景技术

485接口是美国电子工业协会EIA(Electronic Industry Association)制定的一种串行物理接口标准，485接口也称作RS-485接口，RS是Recommended Standards（推荐标准）的缩写，485为标识号。RS-485的电气特性为：逻辑“1”以两线间的电压差为+（2~6）V（伏）表示；逻辑“0”以两线间的电压差为-（2~6）V表示。485接口信号电平较低，不易损坏接口电路的芯片。

485接口标准属于物理层电气规范，没有相对应的物理编码子层（PCS，Physical Coding Sublayer）。传统应用场合中485接口使用异步传输方式进行通讯，由于缺乏同步机制，采样点会产生可累积的漂移，长报文的接收会出现比特采样错误，通讯效率不高。

发明内容

基于此，有必要针对通讯效率不高的问题，提供一种能够提高通讯效率的485接口的数据传输方法。

此外，还有必要提供一种能够提高通讯效率的485接口的数据传输装置。

一种485接口的数据传输方法，包括如下步骤：

获取第一原始数据；

将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据；

将所述直流平衡分块传输码数据进行并串转换；

发送经过并串转换后的数据。

一种485接口的数据传输装置，包括：

获取模块，用于获取第一原始数据；

编码模块，用于将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据；

并串转换模块，用于将所述直流平衡分块传输码数据进行并串转换；

发送模块，用于发送经过并串转换后的数据。

上述485接口的数据传输方法和装置，通过获取第一原始数据，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码，将直流平衡分块传输码进行并串转换后进行发送。直流平衡（DC Balanced）编码将时钟（Clock）内嵌到数据码流（Bit stream）中，可用于通过时钟数据恢复（CDR，Clock Data Recovery）来完成数据同步，保证比特采样的可靠性，提高了485接口的通讯效率。

附图说明

图1为一个实施例中一种485接口的数据传输方法流程图；

图2为一个实施例中一种485接口的数据传输装置的结构示意图；

图3为图2编码模块的结构示意图；

图4为另一个实施例中一种485接口的数据传输装置的结构示意图；

图5a为未使用4B/5B编码的硬件结构示意图；

图5b为使用4B/5B编码的硬件结构示意图；

图6为一个实施例中一种485接口的数据传输方法逻辑框图；

图7为可编程逻辑器件内部模块框架示意图。

具体实施方式

如图1所示，在一个实施例中，一种485接口的数据传输方法，包括如下步骤：

步骤S110，获取第一原始数据。

本实施例中，获取应用层的微处理器所发送的第一原始数据。第一原始数据是指微处理器要发送的初始数据。微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控制部分。其他器件通过数据总线（Data Bus，DB）与微处理器进行数据信息的交换。

步骤S130，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据。

本实施例中，直流平衡编码是使数据流中的1与0的数量保持相等或者保持固定差值的一种数据编码方法，通过在第一原始数据中取样，对取样获取的数据片段进行直流平衡编码，得到与数据片段对应的直流平衡分块传输码数据。采用直流平衡编码可以将时钟内嵌在直流平衡传输码中，便于采样接收，提高通讯效率。

具体的，可以根据获取的第一原始数据查询直流平衡编码表，对第一原始数据进行编码。因为一种直流平衡编码可以有多个自定义的编码表，所以该直流平衡编码表可以是预设的或者采用默认的。