[发明专利]PLC中的高速计数器模块中的输入电路

权利要求书

1.一种用于可编程逻辑控制器的高速计数器模块中的输入电路，其被配置为将脉冲输入至微处理单元，所述输入电路包括：第一多谐振荡器，其通过检测第一接点输入的上升沿和下降沿来生成脉冲；第二多谐振荡器，其通过检测第二接点输入的上升沿和下降沿来生成脉冲；第一缓冲器，其以3状态输出所述第一多谐振荡器的输出；第二缓冲器，其以3状态输出所述第二多谐振荡器的输出；第一多路复用器，其输出第一接点输入和第二接点输入的异或信号和异或信号的反向信号两者中的任意一个；第二多路复用器，其输出所述第一多路复用器的输出和所述第二接点输入两者中的任意一个；以及第一开关，其输出所述第一缓冲器和第二缓冲器的输出作为第一相输入或第二相输入。

2.如权利要求1所述的输入电路，其中所述第一接点输入和第二接点输入为如下模式中的任意一个信号：1相/2输入/1倍模式、1相/2输入/2倍模式、2相/1倍模式、2相/2倍模式、2相/4倍模式以及顺时针方向/逆时针方向模式。

3.如权利要求1所述的输入电路，进一步包括第二开关，其通过接收低信号和高信号进行切换。

4.如权利要求3所述的输入电路，其中所述第二开关接收所述第二接点输入作为选择信号，并且接收“在1相/1倍下的低信号”作为控制信号。

5.如权利要求4所述的输入电路，其中所述第一多谐振荡器接收所述第二开关的输出作为控制信号。

6.如权利要求1所述的输入电路，其中所述第一多谐振荡器和第二多谐振荡器从微处理单元接收控制信号。

7.如权利要求1所述的输入电路，其中所述第一缓冲器接收第一输出和第二输出的或（逻辑和）作为控制信号，所述第一输出是所述第二接点输入和在“2相/1倍下的高信号”的与（逻辑积），并且所述第二输出是所述第一多谐振荡器的反向输出。

8.如权利要求1所述的输入电路，其中所述第二缓冲器接收所述第二多谐振荡器的反向输出作为控制信号。

9.如权利要求1所述的输入电路，其中所述第一多路复用器接收所述第一多谐振荡器的输出作为控制信号。

10.如权利要求1所述的输入电路，其中所述第二多路器接收“在1相输入时的低信号”作为控制信号。

11.如权利要求1所述的输入电路，其中所述第一开关接收所述第二多路复用器的输出作为选择信号。